adg738/adg739
–9–rev. 0
一般 描述
这 adg738 和 adg739 是 serially 控制, 8-频道
和 双 4-频道 矩阵变换 switches 各自. 当 provid-
ing 这 正常的 multiplexing 和 demultiplexing 功能, 这些
部分 也 提供 这 用户 with 更多 flexibility 作 至 在哪里 它们的
信号 将 是 routed. 各自 位 的 这 8-位 串行 文字 corresponds
至 一个 转变 的 这 部分. 一个 逻辑 1 在 这 particular 位 位置
转变 在 这 转变, 当 一个 logic 0 转变 这 转变 止. 因为
各自 转变 是 independently 控制 用 一个 单独的 位, 这个
提供 这 选项 的 having 任何, 所有, 或者 毫无 的 这 switches 在.
这个 特性 将 是 特别 有用的 在 这 demultiplexing
应用 在哪里 这 用户 将 wish 至 直接 一个 信号 从
这 流 至 一个 号码 的 输出 (来源). 小心 必须 是 带去,
不管怎样, 在 这 multiplexing situation 在哪里 一个 号码 的 输入
将 是 短接 一起 (separated 仅有的 用 这 小 在 resis-
tance 的 这 转变).
当 changing 这 转变 情况, 一个 新 8-位 文字 是 writ-
ten 至 这 输入 变换 寄存器. 一些 的 这 位 将 是 这 一样
作 这 previous 写 循环, 作 这 用户 将 不 wish 至 改变
这 状态 的 一些 switches. 在 顺序 至 降低 glitches 在 这
输出 的 这些 switches, 这 部分 cleverly 比较 这 状态 的
switches 从 这 previous 写 循环. 如果 这 转变 是 already
在 这 在 情况, 和 是 必需的 至 停留 在, 那里 将
是 minimal glitches 在 这 输出 的 这 转变.
电源-在 重置
在 电源-向上 的 这 设备, 所有 switches 将 是 在 这 止 con-
dition 和 这 内部的 变换 寄存器 是 filled 和 zeros 和 将
仍然是 所以 直到 一个 有效的 写 takes 放置.
串行 接口
这 adg738 和 adg739 有 一个 3-线 串行 接口
(
同步
, sclk, 和 din), 这个 是 兼容 和 spi,
qspi, microwire 接口 standards 和 大多数 dsps.图-
ure 1 显示 这 定时 图解 的 一个 典型 写 sequence.
数据 是 写 至 这 8-位 变换 寄存器 通过 din 下面 这
控制 的 这
同步
和 sclk 信号. 数据 将 是 写 至
这变换 寄存器 在 更多 或者 较少 比 第八 位. 在 各自 情况
这变换 寄存器 retains 这 last 第八 位 那 是 写.
当
同步
变得 低, 这 输入 变换 寄存器 是 使能. 数据
从 din 是 clocked 在 这 变换 寄存器 在 各自 下落 边缘
的 sclk. 各自 位 的这 8-位 文字 corresponds 至 一个 的 这
第八 switches. 图示 15 显示 这 内容 的 这 输入 变换
寄存器. 数据 呈现 在 这 dout 管脚 在 这 rising 边缘 的
sclk 合适的 为 daisy-chaining, delayed, 的 航线, 用 第八
位. 当 所有 第八 位 有 被 写 在 这 变换 寄存器,
这
同步
线条 是 brought 高 又一次. 这 switches 是 updated
和 这 新 configuration 和 这 输入 变换 寄存器 是
无能. 和
同步
使保持 高, 任何 更远 数据 或者 噪音 在
这 din 线条 将 有 非 效应 在 这 变换 寄存器.
S8 S7 S6 S5 S4 S3 S2 S1
db0 (lsb)
db7 (msb)
数据 位
图示 15. 输入 变换 寄存器 内容
微处理器 接合
微处理器 接合 至 这 adg738/adg739 是 通过 一个
串行 总线 那 使用 标准 协议 兼容 和 微观的-
控制者和 dsp processors. 这 communications 频道
是 一个 3-线 (最小) 接口 consisting 的 一个 时钟 信号, 一个数据
信号, 和 一个 同步 信号. 这 adg738/adg739 需要
一个 8-位 数据 文字 和 数据 有效的 在 这 下落 边缘 的 sclk.
数据 从 这 previous 写 循环 是 有 在 这 dout
管脚. 这 下列的 figures illustrate 简单的 3-线 接口
和 popular 微控制器 和 dsps.
adsp-21xx 至 adg738/adg739
一个 接口 在 这 adg738/adg739 和 这 adsp-
21xx 是 显示 在 图示 16. 在 这 接口 例子 显示,
sport0 是 使用 至 转移 数据 至 这 矩阵变换 转变. 这
sport 控制 寄存器 应当 是 configured 作 跟随: 内部的
时钟 运作, alternate framing 模式; 起作用的 低 framing 信号.
传递 是 initiated 用 writing 一个 文字 至 这 tx寄存器
之后 这 sport 有 被 使能. 作 这 数据 是 clocked 输出 的
这 dsp 在 这 rising 边缘 的 sclk, 非 glue 逻辑 是 必需的
至 接口 这 dsp 至 这 矩阵变换 转变. 这 更新 的 各自
转变 情况 takes 放置 automatically 当
TFS
是 带去 高.
SCLK
DIN
同步
TFS
DT
SCLK
adsp-21xx*
*additional 管脚 omitted 为 clarity.
adg738/
ADG739
图示 16. adsp-21xx 至 adg738/adg739 接口
8051 接口 至 adg738/adg739
一个 串行 接口 在 这 adg738/adg739 和 这 8051
是 显示 在 图示 17. txd 的 这 8051 驱动 sclk 的 这
adg738/adg739, 当 rxd 驱动 这 串行 数据 线条, din.
p3.3 是 一个 位-可编程序的 管脚 在 这 串行 端口 和 是 使用 至
驱动
同步
.
这 8051 提供 这 lsb 的 它的 sbuf 寄存器 作 这 first 位
在 这 数据 stream. 这 用户 将 有 至 确保 那 这 数据 在
这 sbuf 寄存器 是 arranged correctly 作 这 转变 expects
msb first.
当 数据 是 至 是 transmitted 至 这 矩阵变换 转变, p3.3 是
带去 低. 数据 在 rxd 是 clocked 输出 的 这 微控制器
在 这 rising 边缘 的 txd 和 是 有效的 在 这 下落 边缘. 作 一个
结果 非 glue 逻辑 是 必需的 在 这 adg738/adg739
和 微控制器 接口.
SCLK
DIN
同步
p3.3
RXD
TXD
80c51/80l51*
*additional 管脚 omitted 为 clarity.
adg738/
ADG739
图示 17. 8051 接口 至 adg738/adg739
: 点此下载
