ADS8323
12
SBAS224B
www.德州仪器.com
开始 的 一个 转换 和 读 数据
用 bringing 这 convst 信号 低, 这 输入 数据 是
立即 放置 在 这 支撑 模式 (10ns). 虽然 cs
必须 是 低 当 convst 变得 低 至 initiate 一个 变换器-
sion. 这 转换 跟随 和 这 next rising 边缘 的
时钟. 如果 它 是 重要的 至 发现 一个 支撑 command 在 一个
确实 时钟 循环, 然后 这 下落 边缘 的 这 convst
信号 必须 出现 在 least 10ns 在之前 这 rising 边缘 的
时钟 (看 定时 图解, t
D1
). 这 convst 信号 能
仍然是 低 没有 初始的 一个 新 转换. 这 convst
信号 必须 是 高 为 在 least 20ns (看 定时 图解,
t
W4
) 在之前 它 是 brought 低 又一次 和 convst 必须 停留
低 为 在 least 20ns (看 定时 图解, t
W3
). once 一个
convst 信号 变得 低, 更远 impulses 的 这个 信号
是 ignored 直到 这 转换 是 finished 或者 这 部分 是
重置.
当 这 转换 是 finished (之后 16 时钟 循环) 这
抽样 switches 将 关闭 和 样本 这 新 值. 这
开始 的 这 next 转换 必须 是 delayed 至 准许 这
输入 电容 的 这 ads8323 至 是 全部地 charged. 这个
延迟 时间 取决于 在 这 驱动 放大器, 但是 应当 是 在
least 400ns. 至 增益 acquisition 时间, 这 下落 边缘 的
convst 必须 引领 放置 just 在之前 这 rising 边缘 的
时钟 (看 定时 图解, t
D1
). 一个 转换 循环
需要 20 时钟 循环. 不管怎样, 读 数据 在 这
转换 或者 在 一个 下落 支撑 边缘 might 导致 一个 丧失 在
效能.
读 数据 (rd, cs)
—
在 一般, 这 数据 输出 是 在
触发-状态. 两个都 cs 和 rd 必须 是 低 至 使能 这些
输出. rd 和 cs 必须 停留 低 一起 为 在 least
40ns (看 定时 图解, t
D7
) 在之前 这 输出 数据 是
有效的. rd 必须 仍然是 高 为 在 least 20ns (看 定时
图解, t
W7
) 在之前 bringing 它 后面的 低 为 一个 subsequent
读 command. 16 时钟-循环 之后 这 开始 的 一个 变换器-
sion (next rising 边缘 的 时钟 之后 这 下落 边缘 的
convst), 这 新 数据 是 latched 在 这 输出 寄存器
和 这 读 处理 能 开始 又一次.
cs 正在 低 tells 这 ads8323 那 这 总线 在 这 板
是 assigned 至 这 ads8323. 如果 一个 模数转换器 shares 一个 总线 和
数字的 门, 那里 是 一个 possibility 那 数字的 (高-频率)
噪音 gets 结合 在 这 模数转换器. 如果 这 总线 是 just 使用 用 这
ads8323, cs 能 是 hard-连线的 至 地面. 这 输出 数据
应当 不 是 读 125ns 较早的 至 这 下落 边缘 的 convst
和 10ns 之后 这 下落 边缘.
这 ads8323
’
s 输出 是 在 二进制的 二
’
s complement 为-
mat (看 图示 8).
描述 相似物 值
全部-规模 范围 2
•
V
REF
least 重大的 2
•
V
REF
/65535
位 (lsb)
二进制的 代号 十六进制 代号
+full 规模 +V
REF
–
1 lsb 0111 1111 1111 1111 7FFF
Midscale 0V 0000 0000 0000 0000 0000
Midscale
–
1LSB 0V
–
1 lsb 1111 1111 1111 1111 FFFF
零
–
V
REF
1000 0000 0000 0000 8000
数字的 输出
二进制的 二
’
s complement
表格 i. 完美的 输入 电压 和 输出 代号.
布局
为 最佳的 效能, 小心 应当 是 带去 和 这
物理的 布局 的 这 ads8323 电路系统. 这个 是 特别
真实 如果 这 时钟 输入 是 approaching 这 最大 通过-
放 比率.
作 这 ads8323 提供 单独的-供应 运作, 它 将 常常
是 使用 在 关闭 proximity 和 数字的 逻辑, 微控制器,
微处理器, 和 数字的 信号 processors. 这 更多
数字的 逻辑 呈现 在 这 设计 和 这 高等级的 这 转变-
ing 速, 这 更多 difficult 它 将 是 至 达到 好的
效能 从 这 转换器.
这 基本 sar architecture 是 敏感的 至 glitches 或者 sudden
改变 在 这 电源 供应, 涉及, 地面 connec-
tions, 和 数字的 输入 那 出现 just 较早的 至 闭锁 这
输出 的 这 相似物 比较器. 因此, 在 任何 单独的
转换 为 一个 n-位 sar 转换器, 那里 是 n
“
windows
”
在 这个 大 外部 瞬时 电压 能 影响 这
转换 结果. 此类 glitches might originate 从 转变-
ing 电源 供应, nearby 数字的 逻辑, 或者 高-电源 de-
vices.
这 程度 的 错误 在 这 数字的 输出 取决于 在 这
涉及 电压, 布局, 和 这 精确的 定时 的 这 外部
事件. 它们的 错误 能 改变 如果 这 外部 事件 改变
在 时间 和 遵守 至 这 时钟 输入.
在 平均, 这 ads8323 牵引 非常 little 电流 从 一个
外部 涉及 作 这 涉及 电压 是 内部
缓冲. 如果 这 涉及 电压 是 外部 和 originates
从 一个 运算 放大, 制造 确信 那 它 能 驱动 这 绕过
电容 或者 电容 没有 振动. 一个 0.1
µ
f 绕过
电容 是 推荐 从 管脚 31 直接地 至 地面.
这 agnd 和 dgnd 管脚 应当 是 连接 至 一个 clean
地面 要点. 在 所有 具体情况, 这个 应当 是 这
“
相似物
”
地面.
避免 连接 这个 是 too 关闭 至 这 grounding 要点
的 一个 微控制器 或者 数字的 信号 处理器. 如果 必需的, run
一个 地面 查出 直接地 从 这 转换器 至 这 电源-
供应 entry 要点. 这 完美的 布局 将 包含 一个 相似物
地面 平面 专心致志的 至 这 转换器 和 有关联的
相似物 电路系统.
作 和 这 地 连接, v
DD
应当 是 连接 至 一个
+5v 电源 供应 平面, 或者 查出, 那 是 独立的 从 这
连接 为 数字的 逻辑 直到 它们 是 连接 在 这
电源 entry 要点. 电源 至 这 ads8323 应当 是 clean
和 好 绕过. 一个 0.1
µ
f 陶瓷的 绕过 电容 应当
是 放置 作 关闭 至 这 设备 作 可能. 在 增加, 一个
1
µ
f 至 10
µ
f 电容 是 推荐. 如果 需要, 一个 甚至
大 电容 和 一个 5
Ω
或者 10
Ω
序列 电阻 将 是 使用
至 低-通过 过滤 一个 嘈杂的 供应. 在 一些 situations, addi-
tional bypassing 将 是 必需的, 此类 作 一个 100
µ
f electro-
lytic 电容, 或者 甚至 一个 pi 过滤 制造 向上 的 inductors 和
电容 所有 设计 至 essentially 低-通过 过滤 这 +5v
供应, removing 这 高-频率 噪音.
: 点此下载
