ADS8361
14
SBOS230C
www.德州仪器.com
模式 ii (m0 = 0, m1 = 1)
和 m1 设置 至
‘
1
’
, 这 ads8361 将 输出 数据 在 这
串行 数据 一个 管脚 仅有的. 所有 其它 管脚 函数 在 这 一样
manner 作 模式 i 除了 那 这 串行 数据 b 输出 将
触发-状态 (i.e., 高 阻抗) 之后 一个 转换 下列的
m1 going 高. 另一 区别 在 这个 模式 involves
这 convst 管脚. 自从 它 takes 40 时钟 循环 至 输出
这 结果 从 两个都 一个/d 转换器 (相当 比 20 当
m1 = 0), 这 ads8361 将 引领 4
µ
s 至 完全 一个 变换器-
sion 在 两个都 一个/d 转换器 (看 图示 11).
模式 iii (m0 = 1, m1 = 0)
和 m0 设置 至
‘
1
’
, 这 ads8361 将 循环 通过 途径
0 和 1 sequentially (这 a0 管脚 是 ignored). 在 这 一样 时间,
设置 m1 至
‘
0
’
places 两个都 串行 输出, 一个 和 b, 在 这
起作用的 模式 (看 图示 12).
模式 iv (m0 = 1, m1 = 1)
类似的 至 模式 ii, 模式 iv 使用 这 串行 一个 输出 线条 至
transmit 数据 exclusively. 下列的 这 第一 转换 之后
m1 变得 高, 这 串行 b 输出 将 go 在 触发-状态. 看
图示 13. 作 在 模式 ii, 这 第二 convst command 是
总是 ignored 当 m1 = 1.
读 数据
在 所有 四 定时 图解, 这 convst 管脚 和 这 rd 管脚
是 系 一起. 如果 所以 desired, 这 二 线条 能 是 sepa-
评估. 数据 在 这 串行 输出 管脚 (一个 和 b) 将 变为
有效的 下列的 这 第三 rising sclk 边缘 下列的 rd rising
边缘. 谈及 至 表格 iii 为 数据 输出 format.
布局
为 最佳的 效能, 小心 应当 是 带去 和 这
物理的 布局 的 这 ads8361 电路系统. 这个 是 特别
真实 如果 这 时钟 输入 是 approaching 这 最大 通过-
放 比率.
这 基本 sar architecture 是 敏感的 至 glitches 或者 sudden
改变 在 这 电源 供应, 涉及, 地面 connec-
tions, 和 数字的 输入 那 出现 just 较早的 至 闭锁 这
输出 的 这 相似物 比较器. 因此, 驱动 任何 单独的
转换 为 一个 n-位 sar 转换器, 那里 是 n
“
windows
”
在 这个 大 外部 瞬时 电压 能 影响 这
转换 结果. 此类 glitches might originate 从 转变-
ing 电源 供应, nearby 数字的 逻辑, 或者 高 电源 de-
vices. 这 程度 的 错误 在 这 数字的 输出 取决于 在
这 涉及 电压, 布局, 和 这 精确的 定时 的 这
外部 事件. 它们的 错误 能 改变 如果 这 外部 事件
改变 在 时间 和 遵守 至 这 时钟 输入.
和 这个 在 mind, 电源 至 这 ads8361 应当 是 clean 和
好 绕过. 一个 0.1
µ
f 陶瓷的 绕过 电容 应当 是
放置 作 关闭 至 这 设备 作 可能. 在 增加, 一个 1
µ
F
至 10
µ
f 电容 是 推荐. 如果 需要, 一个 甚至 大
电容 和 一个 5
Ω
或者 10
Ω
序列 电阻 将 是 使用 至
低-通过 过滤 一个 嘈杂的 供应. 在 平均, 这 ads8361
牵引 非常 little 电流 从 一个 外部 涉及 作 这
涉及 电压 是 内部 缓冲. 不管怎样, glitches
从 这 转换 处理 呈现 在 这 v
REF
输入 和 这
涉及 源 必须 是 能 至 handle 这个. whether 这
涉及 是 内部的 或者 外部, 这 v
REF
管脚 应当 是
绕过 和 一个 0.1
µ
f 电容. 一个 额外的 大 capaci-
tor 将 也 是 使用, 如果 desired. 如果 这 涉及 电压 是
外部 和 originates 从 一个 运算 放大, 制造 确信 那 它 能
驱动 这 绕过 电容 或者 电容 没有 振动.
非 绕过 电容 是 需要 当 使用 这 内部的
涉及 (系 管脚 10 直接地 至 管脚 11).
这 地 管脚 应当 是 连接 至 一个 clean 地面 要点.
在 许多 具体情况, 这个 将 是 这
‘
相似物
’
地面. 避免
连接 这个 是 too near 这 grounding 要点 的 一个
微控制器 或者 数字的 信号 处理器 (dsp). 如果 必需的,
run 一个 地面 查出 直接地 从 这 转换器 至 这 电源-
供应 entry 要点. 这 完美的 布局 将 包含 一个 相似物
地面 平面 专心致志的 至 这 转换器 和 有关联的
相似物 电路系统.
应用 信息
在 计算数量 14 通过 17, 不同的 连接 图解 至
dsps 或者 微控制器 是 显示.
图示 9. 转换 模式.
时钟
CONVST
循环 1 循环 2
t
CKP
100ns
10ns
5ns
10ns
5ns
一个 B C
便条: 所有 convst commands 这个 出现 更多 比 10ns 在之前 这 下落 边缘 在之前 循环
‘
1
’
的 这 外部 时钟 (区域
‘
一个
’
) 将 initiate 一个 转换 在 这 rising
边缘 的 循环
‘
1
’
. 所有 convst commands 这个 出现 5ns 之后 这 下落 边缘 在之前 循环
‘
1
’
或者 10ns 在之前 这 下落 边缘 在之前 循环 2 (区域
‘
B
’
) 将 initiate 一个
转换 在 这 rising 边缘 的 循环
‘
2
’
. 所有 convst commands 这个 出现 5ns 之后 这 下落 边缘 的 循环
‘
2
’
(区域
‘
C
’
) 将 initiate 一个 转换 在 这 rising
边缘 的 这 next 时钟 时期. 这 convst 管脚 应当 从不 是 切换 从 低 至 高 在 这 区域 10ns 较早的 至 这 下落 边缘 的 这 时钟 和 5ns 之后 这
下落 边缘 (灰色 areas). 如果 convst 是 toggled 在 这个 灰色 范围, 这 转换 可以 begin 在 也 这 一样 rising 边缘 的 这 时钟 或者 这 下列的 边缘.
: 点此下载
