–20–
adsp-21062/adsp-21062l
rev. c
adsp-21062 adsp-21062l
参数 最小值 最大值 最小值 最大值 单位
定时 (所需的)东西:
t
DAD
地址, 选择 延迟 至 数据 有效的
1, 4
18 + dt + w 18 + dt + w ns
t
DRLD
RD
低 至 数据 有效的
1
12 + 5dt/8 + w 12 + 5dt/8 + w ns
t
HDA
数据 支撑 从 地址, 选择
2
0.5 0.5 ns
t
HDRH
数据 支撑 从
RD
高
2
2.0 2.0 ns
t
DAAK
ack 延迟 从 地址, 选择
3, 4
14 + 7dt/8 + w 14 +7dt/8 + w ns
t
DSAK
ack 延迟 从
RD
低
3
8 + dt/2 + w 8 + dt/2 + w ns
切换 特性:
t
DRHA
地址, 选择 支撑 之后
RD
高 0 + h 0 + h ns
t
DARL
地址, 选择 至
RD
低
4
2 + 3dt/8 2 + 3dt/8 ns
t
RW
RD
Pulsewidth 12.5 +5dt/8 + w 12.5 + 5dt/8 + w ns
t
RWR
RD
高 至
WR
,
RD
,
DMAG
x 低 8 + 3dt/8 + hi 8 + 3dt/8 + hi ns
t
SADADC
地址, 选择 建制 在之前
adrclk 高
4
0 + dt/4 0 + dt/4 ns
w = (号码 的 wait states 指定 在 wait 寄存器)
×
t
ck.
hi = t
CK
(如果 一个 地址 支撑 循环 或者 总线 空闲 循环 occurs, 作 指定 在 wait 寄存器; 否则 hi = 0).
h = t
CK
(如果 一个 地址 支撑 循环 occurs 作 指定 在 wait 寄存器; 否则 h = 0).
注释
1
数据 延迟/建制: 用户 必须 满足 t
DAD
或者 t
DRLD
或者 同步的 规格 t
SSDATI
.
2
数据 支撑: 用户 必须 满足 t
HDA
或者 t
HDRH
或者 同步的 规格 t
HSDATI
. 看
系统 支撑 时间 calculatio
n 下面 测试 情况 为 这 计算 的 支撑 时间
给 电容的 和 直流 负载.
3
ack 延迟/建制: 用户 必须 满足 t
DAAK
或者 t
DSAK
或者 同步的 规格 t
SACKC
为 deassertion 的 ack (低), 所有 三 规格 必须 是 符合 为 asser-
tion 的 ack (高).
4
这 下落 边缘 的
MS
x,
SW
,
BMS
是 关联.
WR
,
DMAG
ACK
数据
RD
地址
MS
x,
SW
BMS
t
DARL
t
RW
t
DAD
t
SADADC
t
DAAK
t
HDRH
t
HDA
t
RWR
t
DRLD
ADRCLK
(输出)
t
DRHA
t
DSAK
图示 13. 记忆 read—bus 主控
记忆 read—bus 主控
使用 这些 规格 为 异步的 接合 至 memo-
ries (和 记忆-编排 peripherals) 没有 涉及 至
clkin. 这些 规格 应用 当 这 adsp-21062 是
这 总线 主控 accessing 外部 记忆 空间. 这些 切换
特性 也 应用 为 总线 主控 同步的 读/写
定时 (看 同步的 读/写 – 总线 主控 在下). 如果
这些 定时 (所需的)东西 是 符合, 这 同步的 读/写
定时 能 是 ignored (和 恶行 对抗).
: 点此下载
