–28–
adsp-21062/adsp-21062l
rev. c
adsp-21062 adsp-21062l
参数 最小值 最大值 最小值 最大值 单位
读 循环
定时 (所需的)东西:
t
SADRDL
地址 建制/
CS
低 在之前
RD
低
1
00 ns
t
HADRDH
地址 支撑/
CS
支撑 低 之后
RD
00 ns
t
WRWH
RD
/
WR
高 宽度 6 6 ns
t
DRDHRDY
RD
高 延迟 之后 redy (o/d) 使不能运转 0 0 ns
t
DRDHRDY
RD
高 延迟 之后 redy (一个/d) 使不能运转 0 0 ns
切换 特性:
t
SDATRDY
数据 有效的 在之前 redy 使不能运转 从 低 2 2 ns
t
DRDYRDL
redy (o/d) 或者 (一个/d) 低 延迟 之后
RD
低 10 10 ns
t
RDYPRD
redy (o/d) 或者 (一个/d) 低 脉冲波
宽度 为 读 45 + 21dt/16 45 + 21dt/16 ns
t
HDARWH
数据 使不能运转 之后
RD
高 2 8 2 8 ns
写 循环
定时 (所需的)东西:
t
SCSWRL
CS
低 建制 在之前
WR
低 0 0 ns
t
HCSWRH
CS
低 支撑 之后
WR
高 0 0 ns
t
SADWRH
地址 建制 在之前
WR
高 5 5 ns
t
HADWRH
地址 支撑 之后
WR
高 2 2 ns
t
WWRL
WR
低 宽度 7 7 ns
t
WRWH
RD
/
WR
高 宽度 6 6 ns
t
DWRHRDY
WR
高 延迟 之后 redy
(o/d) 或者 (一个/d) 使不能运转 0 0 ns
t
SDATWH
数据 建制 在之前
WR
高 5 5 ns
t
HDATWH
数据 支撑 之后
WR
高 1 1 ns
切换 特性:
t
DRDYWRL
redy (o/d) 或者 (一个/d) 低 延迟
之后
WR
/
CS
低 10 10 ns
t
RDYPWR
redy (o/d) 或者 (一个/d) 低 脉冲波
宽度 为 写 15 + 7dt/16 15 + 7dt/16 ns
t
SRDYCK
redy (o/d) 或者 (一个/d) 使不能运转 至 clkin 1 + 7dt/16 8 + 7dt/16 1 + 7dt/16 8 + 7dt/16 ns
便条
1
不 必需的 如果
RD
和 地址 是 有效的 t
HBGRCSV
之后
HBG
变得 低. 为 第一 进入 之后
HBR
asserted, 地址
31-0
必须 是 一个 非-mms 值 1/2 t
CLK
在之前
RD
或者
WR
变得 低 或者 用 t
HBGRCSV
之后
HBG
变得 低. 这个 是 容易地 accomplished 用 驱动 一个 upper 地址 信号 高 当
HBG
是 asserted. 看 这 “host proces-
sor 控制 的 这 adsp-21062” 部分 在 这
adsp-21062 sharc 用户’s 手工的, 第二 版本.
CLKIN
redy (o/d)
o/d = 打开 流, 一个/d = 起作用的 驱动
t
SRDYCK
redy (一个/d)
图示 18a. 同步的 redy 定时
异步的 读/write—host 至 adsp-21062
使用 这些 规格 为 异步的 host 处理器 accesses
的 一个 adsp-21062, 之后 这 host 有 asserted
CS
和
HBR
(低). 之后
HBG
是 returned 用 这 adsp-21062, 这 host 能
驱动 这
RD
和
WR
管脚 至 进入 这 adsp-21062’s 内部的
记忆 或者 iop 寄存器.
HBR
和
HBG
是 assumed 低 为
这个 定时.
: 点此下载
