rev. 0
sst-melody-sharc
–13–
独立, 并行的 computation 单位
这 arithmetic/逻辑 单位 (alu), 乘法器, 和 shifter 所有 执行
单独的-循环 说明. 这 三 单位 是 arranged 在 并行的,
maximizing computational throughput. 单独的 multifunction
说明 execute 并行的 alu 和 乘法器 行动.
这些 computation 单位 支持 ieee 32-位 单独的-精确
floating-要点, 扩展 精确 40-位 floating-要点, 和
32-位 fixed-要点 数据 formats.
数据 寄存器 文件
一个 一般-目的 数据 寄存器 文件 是 使用 为 transferring 数据
在 这 computation 单位 和 这 databuses, 和 为 storing
intermediate 结果. 这个 10-端口, 32-寄存器 (16 primary,
16 secondary) 寄存器 文件, 联合的 和 这 sst-melody-sharc
harvard architecture, 准许 unconstrained 数据 流动 在
computation 单位 和 内部的 记忆.
单独的-循环 fetch 的 操作指南 和 二 operands
这 sst-melody-sharc 特性 一个 增强 超级的Harvard
architecture 在 这个 这 数据 记忆 (dm) 总线 transfers数据
和 这 程序 记忆 (pm) 总线 transfers 两个都 instructions
和 数据. 和 它的 独立的 程序 和数据 memory buses 和
在-碎片 操作指南 cache, 这 处理器 能 同时发生地
fetch 二 operands 和 一个 操作指南 (从 这 cache), 所有 在 一个
单独的 循环.
操作指南 cache
这 sst-melody-sharc 包含 一个 在-碎片 操作指南 cache
那 使能 3-总线 运作 为 fetching 一个 操作指南 和 二
数据 值. 这 cache 是 selective—only 这 说明 那
fetches conflict 和 pm 总线 数据 accesses 是 cached. 这个
准许 全部-速 执行 的 核心, looped 行动 此类 作
数字的 过滤 乘以-accumulates, 和 fft butterfly 处理.
数据 地址 发生器 和 硬件 圆形的 缓存区
这 sst-melody-sharc’s 二 数据 地址 发生器
(dags) 执行 圆形的 数据 缓存区 在 硬件. 圆形的
缓存区 准许 效率高的 程序编制 的 延迟 线条 和 其它 数据
结构 必需的 在 数字的 信号 处理, 和 是 commonly
使用 在 数字的 过滤 和 fourier transforms. 这 sst-melody-
sharc’s 二 dags 包含 sufficient 寄存器 至准许 这
creation 的 向上 至 32 圆形的 缓存区 (16 primary 寄存器sets, 16
secondary). 这 dags automatically handle 地址pointer
wraparound, 减少 overhead, 增加 效能, 和
simplifying implementation. 圆形的 缓存区 能 开始 和 终止
在 任何 记忆 location.
有伸缩性的 操作指南 设置
这 48-位 操作指南 文字 accommodates 一个 多样性 的 并行的
行动 为 concise 程序编制. 为 例子, 这 sst-
Me
lody-sharc 能 conditionally execute 一个 乘以, 一个 增加,
一个
减去, 和 一个 branch 所有 在 一个 单独的 操作指南.
sst-melody-sharc 特性
这 sst-melody-sharc 是 设计 至 达到 这 最高的系统
throughput 至 使能 最大 系统 效能. 它 能 是
clocked 用 也 一个 结晶 或者 一个 ttl-兼容 时钟信号.
这 sst-melody-sharc 使用 一个 输入 时钟 和一个 频率
equal 至 half 这 操作指南 rate—a 33 mhz 输入时钟 产量 一个
15 ns 处理器 循环 (这个 是 相等的 至 66 mhz).接口
在 这 sst-melody-sharc 运作 作显示. hereafter 在 这个
文档, 1
×
= 输入 时钟 频率 和
2
×
= 处理器’s 操作指南 比率.
这 下列的 时钟 运作 比率 是 为基础 在 1
×
= 33 MHz
(操作指南 比率/核心 = 66 mhz):
SDRAM 66 mhz
外部 sram 33 mhz
串行 端口 33 mhz
Multiprocessing 33 mhz
host (异步的) 33 mhz
sst-melody-sharc adds 这 下列的 architectural 特性:
双-ported 在-碎片 记忆
这 sst-melody-sharc 包含 544 kbits 的 在-碎片
sram 有组织的 在 二 banks: bank 0 有 288 kbits, 和
bank 1 有 256 kbits. bank 0 是 配置 和 nine columns
的
2K
16 位, 和 bank 1 是 配置 和 第八 col-
umns 的
2K
16 位. 各自 记忆 块 是 双-ported 为
单独的-循环,
独立 accesses 用 这 核心 处理器 和 i/o
处理器 或者 dma 控制. 这 双-ported 记忆 和
独立的 在-碎片 buses 准许 二 数据 transfers 从 这 核心
和 一个 从 i/o, 所有 在 一个 单独的 循环 (看 图示 4 为 这 sst-
melody-sharc 记忆 编排).
在 这 sst-melody-sharc, 这 记忆 能 是 配置 作
一个 最大 的 16k words 的 32-位 数据, 34k words
为 16-位
数据, 10k words 的 48-位 说明 (和 40-位 data)
或者 combi-
nations 的 不同的 文字 sizes 向上 至 544 kbits. 所有 这 记忆
能 是 accessed 作 16-位, 32-位, 或者 48-位.
当 各自 记忆 块 能 store 结合体 的 代号 和
数据, accesses 是 大多数 效率高的 当 一个 块 stores 数据 使用
这 dm 总线 为 transfers, 和 这 其它 块 stores 说明
和 数据 使用 这 pm 总线 为 transfers. 使用 这 dm 和 pm
buses 在 这个 方法, 和 一个 专心致志的 至 各自 记忆 块,
assures 单独的-循环 执行 和 二 数据 transfers. 在 这个 情况,
这 操作指南 必须 是 有 在 这 cache. 单独的 循环 execu-
tion 是 也 maintained 当 一个 的 这 数据 operands 是 transferred
至 或者 从 止-碎片, 通过 这 sst-melody-sharc’s 外部 端口.
止-碎片 记忆 和 peripherals 接口
这 sst-melody-sharc’s 外部 端口 提供 这
处理器’s 接口 至 止-碎片 记忆 和 peripherals. 这
64 m-文字’s, 止-碎片 地址 空间 是 包含 在 这 sst-
Me
lody-sharc’s unified 地址 空间. 这 独立的 在-碎片
buses—for 程序 记忆, 数据 记忆, 和 i/o—are multi-
plexed 在 这 外部 端口 至 create 一个 外部 系统 总线 和
一个 单独的 24-位 地址 总线, 四 记忆 选择, 和 一个 单独的
32-位 databus. 这 在-碎片 超级的 harvard architecture 提供
3-总线 效能, 当 这 止-碎片 unified 地址 空间
给 flexibility 至 这 设计者.
sdram 接口
这 sdram 接口 使能 这 sst-melody-sharc 至
转移 数据 至 和 从 同步的 dram (sdram) 在 2
时钟 频率. 这 同步的 approach 结合 和
2
时钟 频率 支持 数据 转移 在 一个 高 throughput
—up
至 220 mbytes/秒.
这 sdram 接口 提供 一个 glueless 接口 和 标准
sdrams—16 mbyte, 64 mbyte, 和 128 mbyte—and 包含
选项 至 支持 额外的 缓存区 在 这 sst-melody-sharc
和 sdram. 这 sdram 接口 是
极其 有伸缩性的 和
提供 能力 为 连接
sdrams 至 任何 一个 的
这
sst-melody-sharc’s 四 外部 记忆 banks.
: 点此下载
