rev. 0–14–
sst-melody-sharc
系统 和 一些 sdram 设备 连接 在 并行的 将
需要 buffering 至 满足 整体的 系统 定时 (所需的)东西. 这
sst-melody-sharc 支持 pipelining 的 这 地址 和
控制 信号 至 使能 此类 buffering 在 它自己 和 mul-
tiple sdram 设备.
host 处理器 接口
这 sst-melody-sharc’s host 接口 提供 容易 con-
nection 至 标准 微处理器 buses—8-, 16-, 和
32-bit—requiring little 额外的 硬件. 支承的 异步的
transfers 在 speeds 向上 至 1
×
时钟 频率, 这 host 接口 是
accessed 通过 这 sst-melody-sharc’s 外部 端口. 二
途径 的 dma 是 有 为 这 host 接口; 代号 和
数据 transfers 是 accomplished 和 低 软件 overhead.
这 host 处理器 requests 这 sst-melody-sharc’s 外部
总线 和 这 host 总线 要求 (
HBR
), host 总线 grant (
HBG
), 和
准备好 (redy) 信号. 这 host 能 直接地 读 和 写 这
iop 寄存器 的 这 sst-melody-sharc 和能 进入 这
dma 频道 建制 和 mailbox 寄存器. vector 中断
支持 使能 效率高的 执行 的 host commands.
dma 控制
这 sst-melody-sharc’s 在-碎片 dma 控制 准许
零-overhead, nonintrusive 数据 transfers 没有 处理器
inter
vention. 这 dma 控制 运作 independently 和
invisibly
至 这 处理器 核心, 准许 dma 行动 至
出现 当 这 核心 是 同时发生地 executing 它的 程序
说明.
dma transfers 能 出现 在 这 sst-melody-shARC’s
内部的 记忆 和 也 外部 记忆, 外部peripher-
als, 或者 一个 host 处理器. dma transfers 能 也 出现在
这 sst-melody-sharc’s 内部的 记忆 和它的 串行 端口.
dma transfers 在 外部 记忆 和外部 附带的
设备 是 另一 选项. 外部 总线 包装 至16-, 32-, 或者 48-
位 内部的 words 是 执行 在 dma transfers.
ten 途径 的 dma 是 有 在 这 sst-melody-sharc—
第八 通过 这 串行 端口, 和 二 通过 这 处理器’s外部
端口 (为 也 host 处理器, 其它 sst-melody-sharc,
记忆 或者 i/o transfers). programs 能 是 下载 至 这
sst-melody-sharc 使用 dma transfers.
异步的 止-碎片 peripherals 能 控制 二 dma 途径
使用 dma 要求/grant 线条 (
DMAR1–2
,
DMAG1–2
).
其它dma 特性 包含 中断 一代 在 completion 的
dma transfers 和 dma chaining 为 automatically linked
dma transfers.
串行 端口
这 sst-melody-sharc 特性 二 同步的 串行
端口
那 提供 一个 inexpensive 接口 至 一个 宽 多样性 的 数字的
和 mixed-信号 附带的 设备. 这 串行 端口 能
oper-
ate 在 1
×
时钟 频率, 供应 各自 和 一个 最大 数据
比率 的 33 mbit/s. 各自 串行 端口 有 一个 primary 和 一个 secondary
设置 的 transmit 和 receive 途径. 独立 transmit 和
receive 功能 提供 更好 flexibility 为 串行 communi-
cations. 串行 端口 数据 能 是 automatically transferred 至 和
从 在-碎片 记忆 通过 dma. 各自 的 这 串行 端口 支持
三 运作 模式: dsp 串行 端口 模式, i
2
s 模式 (一个 接口
commonly 使用 用 音频的 codecs), 和 tdm (时间 分隔
multiplex) multichannel 模式.
这 串行 端口 能 运作 和 little-endian 或者 big-endian
传递 formats, 和 可选择的 文字 长度 的 三 位
至
32 位. 它们 提供 可选择的 同步 和 transmit
模式
和 optional
µ
-law 或者 一个-law companding. 串行 端口
clocks 和 框架 syncs 能 是 内部 或者 externally 发生.
这 串行 端口 也 包含 keyword 和 keymask 特性 至
增强 interprocessor 交流.
可编程序的 计时器 和 一般-目的 i/o 端口
这 sst-melody-sharc 有 二 独立 计时器 blocks,
各自
的 这个 执行 二 functions—pulsewidth 一代 和
脉冲波 计数 和 俘获.
在 pulsewidth 一代 模式, 这 sst-melody-sharc
能
发生 一个 modulated 波形 和 一个 arbitrary pulsewidth
在里面 一个 最大 时期 的 71.5 secs.
在 脉冲波 计数器 模式, 这 sst-melody-sharc 能 measure
也 这 高 或者 低 pulsewidth 和 这 时期 的 一个 输入
波形.
这 sst-melody-sharc 也 包含 12 程序
mable,
一般-目的 i/o 管脚 那 能 函数 作 也 输入
或者
输出. 作 输出, 这些 管脚 能 信号 附带的 设备; 作
输入, 这些 管脚 能 提供 这 测试 为 conditional branching.
程序 booting
这 内部的 记忆 的 这 sst-melody-sharc 能 是
booted 在 系统 电源-向上 从 一个 8-位 非易失存储器, 一个 host 处理器,
或者 外部 记忆. 选择 的 这 激励 源 是 控制 用
这
BMS
(激励 记忆 选择) 和 bsel (非易失存储器 激励) pins.
也 8-, 16-, 或者 32-位 host processors 能 是 使用 为 booting.
为 详细信息, 看 这 描述 的 这
BMS
和 bsel 管脚 在 这
管脚 函数 描述 部分.
Multiprocessing
这 sst-melody-sharc 提供 powerful 特性 tailored
至
multiprocessing dsp 系统. 这 unified 地址 空间 准许
直接 interprocessor accesses 的 两个都 sst-melody-sharc’s
IOP
寄存器. distributed 总线 arbitration 逻辑 是 包含 在-碎片
为
简单的, glueless 连接 的 系统 containing 一个 最大
的
二 sst-melody-sharcs 和 一个 host 处理器. 主控 pro-
cessor changeover incurs 仅有的 一个 循环 的 overhead. 总线 锁
准许 indivisible 读-modify-写 sequences 为 semaphores.
一个 vector 中断 是 提供 为 interprocessor
commands.
最大 throughput 为 interprocessor 数据 转移
是 132 mbytes/s
在 这 外部 端口.
: 点此下载
