首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:965530
 
资料名称:ADSST-21065LKS-240
 
文件大小: 409K
   
说明
 
介绍:
High End, Multichannel, 32-Bit Floating-Point Audio Processor
 
 


: 点此下载
  浏览型号ADSST-21065LKS-240的Datasheet PDF文件第12页
12
浏览型号ADSST-21065LKS-240的Datasheet PDF文件第13页
13
浏览型号ADSST-21065LKS-240的Datasheet PDF文件第14页
14
浏览型号ADSST-21065LKS-240的Datasheet PDF文件第15页
15

16
浏览型号ADSST-21065LKS-240的Datasheet PDF文件第17页
17
浏览型号ADSST-21065LKS-240的Datasheet PDF文件第18页
18
浏览型号ADSST-21065LKS-240的Datasheet PDF文件第19页
19
浏览型号ADSST-21065LKS-240的Datasheet PDF文件第20页
20
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 0–16–
sst-melody-sharc
输出 驱动 电流
源 电压– v
80
0 3.50
源 电流 – 毫安
0.50 1.00 1.50 2.00 2.50 3.00
60
–40
–100
–120
20
–20
40
0
–80
–60
3.3v, +25
C
3.6v, –40
C
3.1v, +100
C
3.6v, –40
C
V
OL
V
OH
3.1v, +85
C
3.1v, +100
C
3.1v, +85
C
3.3v, +25
C
图示 3. 典型 驱动 电流
测试 情况
输出 使不能运转 时间
输出 管脚 是 考虑 至 是 无能 当 它们 停止 驱动,
go 在 一个 高 阻抗 状态, 和 开始 至 decay 从 它们的
输出 高 或者 低 电压. 这 时间 为 这 电压 在 这 总线
至 decay 用
v 是 依赖 在 这 电容的 加载, c
L
,
和 这
加载 电流, i
L
. 这个 decay 时间 能 是 近似 用 这
下列的 等式:
t
CV
I
DECAY
L
L
=
×∆
这 输出 使不能运转 时间 t
DIS
是 这 区别 在 t
量过的
和 t
DECAY
作 显示 在 图示 5. 这 时间 t
量过的
是 这
间隔 从 当 这 涉及 信号 switches 至 当 这
输出 电压 decays
v 从 这 量过的 输出 高 或者
输出 低 电压. t
DECAY
是 计算 和 测试 负载 c
L
和 i
L
,
和 和
v equal 至 0.5 v.
输出 使能 时间
输出 管脚 是 考虑 至 是 使能 当 它们 有 制造
一个 转变 从 一个 高 阻抗 状态 至 当 它们 开始 驱动.
这 输出 使能 时间 t
ENA
是 这 间隔 从 当 一个 涉及
信号 reaches 一个 高 或者 低 电压 水平的 至 当 这 输出 有
reached 一个 指定 高 或者 低 trip 要点, 作 显示 在 图示 4
.
如果 多样的 管脚 (此类 作 这 databus) 是 使能, 这 measure-
ment 值 是 那 的 这 第一 管脚 至 开始 驱动.
例子 系统 支撑 时间 计算
至 决定 这 数据 输出 支撑 时间 在 一个 particular 系统,
第一 计算 t
DECAY
使用 这 previous 等式. choose
V
是 这 区别 在 这 sst-melody-sharc’s 输出
电压 和 这 输入 门槛 为 这 设备 需要 这 支撑
时间. 一个 典型
v 将 是 0.4 v. c
L
是 这 总的 总线 电容
(每 数据 线条), 和 i
L
是 这 总的 泄漏 或者 三-状态 电流
(每 数据 线条). 这 支撑 时间 将 是 t
DECAY
加 这 最小
使不能运转 时间 (i.e., t
DATRWH
为 这 写 循环).
涉及
信号
t
DIS
输出 开始
驱动
V
oh (量过的)
V
V
ol (量过的)
+
V
t
量过的
V
oh (量过的)
V
ol (量过的)
2.0v
1.0v
V
oh (量过的)
V
ol (量过的)
高 阻抗 状态.
测试 情况 导致
这个 电压 至
大概 1.5v.
输出 stops
驱动
t
ENA
t
DECAY
输出
图示 4. 输出 使能
输出
管脚
50pF
I
OH
I
OL
1.5v
图示 5. 相等的 设备 加载 为
交流 度量 (包含 所有 fixtures)
输入 或者
输出
1.5v
1.5v
图示 6. 电压 涉及 水平 为 交流
度量 (除了 输出 使能/使不能运转)
电容的 加载
输出 延迟 和 holds 是 为基础 在 标准 电容的 负载:
50 pf 在 所有 管脚. 这 延迟 和 支撑 规格 给 应当
是 derated 用 一个 因素 的 l.8 ns/50 pf 为 负载 其它 比 这
名义上的 值 的 50 pf. 图示 7 和 图示 8 显示 如何 输出
上升 时间 varies 和 电容. 图示 9 显示 graphically 如何
输出 延迟 和 支撑 相异 和 加载 电容. (便条 那
这个 图表 或者 减额 做 不 应用 至 输出 使不能运转 延迟; 看
这 previous 部分 输出 使不能运转 时间 下面 测试 情况.)
这 graphs 的 计算数量 7, 8, 和 9 将 不 是 直线的 外部 这
范围 显示.
加载 电容 – pf
0
0 20020
上升 和 下降 时间 – ns
40 60 80 100 120 140 160 180
2
上升 时间
下降 时间
4
6
8
10
12
14
16
18
图示 7. 典型 上升 和 下降 时间 (10%–90% v
DD
)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com