rev. 0–8–
sst-melody-sharc
管脚 函数 描述
sst-melody-sharc 管脚 定义 是 列表 在下. 输入 identified 作 同步的 (s) 必须 满足 定时 requirements和
遵守 至 clkin (或者 和 遵守 至 tck 为 tms, tdi). 输入 identified 作 异步的 (一个) 能 是 asserted asynchronously 至
clkin (或者 至 tck 为
TRST
).
unused 输入 应当 是 系 或者 牵引的 至 vdd 或者 地, 除了 为 addr23–0
,
data31–0, flag11–0, sw, 和 输入 那
有 内部的 拉-向上 或者 拉-向下 电阻器 (
CPA
, ack, dtxx, drxx, tclkx, rclkx, tms, 和 tdi), 这个 能 是 left
floating.这些 管脚 有 一个 逻辑-水平的 支撑 电路 那 阻止 这 输入 从 floating 内部.
Mnemonic 类型 函数
ADDR23–0 i/o/t 外部 总线 地址. 这 sst-melody-sharc 输出 地址 为 外部 记忆 和periph-
erals 在 这些 管脚. 在 一个 multiprocessor 系统, 这 总线 主控 输出 地址 为 读/写的 这
iop 寄存器 的 这 其它 sst-melody-sharc. 这 sst-melody-sharc 输入地址 当 一个
host 处理器 或者 multiprocessing 总线 主控 是 读 或者 writing 它的 iop 寄存器.
DATA31–0 i/o/t 外部 总线 数据. 这 sst-melody-sharc 输入 和 输出 数据 和 说明 在 这些管脚.
这 外部 databus transfers 32-位, 单独的-精确, floating-要点 数据 和 32-位fixed-要点数据
在 位 31-0. 16-位 短的 文字 数据 是 transferred 在 位 15-0 的 这 总线. pull-up 电阻器 在
unused 数据 管脚 是 不 需要.
MS3–0
i/o/t 记忆 选择 线条. 这些 线条 是 asserted 作 碎片 选择 为 这 相应的 banks 的 外部
记忆. 内部的 地址
25–24
是 解码 在
MS3–0
. 这
MS3–0
线条 是 解码 记忆 ad-
dress 线条 那 改变 在 这 一样 时间 作 这 其它 地址 线条. 当 非 外部 记忆 进入
是 occurring, 这
MS3–0
线条 是 inactive; 它们 是 起作用的, 不管怎样, 当 一个 conditional 记忆
进入 在构造 是 executed, whether 或者 不 这 情况 是 真实. additionally, 一个
MS3–0
线条 那 是
编排 至 sdram 将 是 asserted 甚至 当 非 sdram 进入 是 起作用的. 在 一个 multiprocessor 系统,
这
MS3–0
线条 是 输出 用 这 总线 主控.
RD
i/o/t 记忆 读 strobe. 这个 管脚 是 asserted 当 这 sst-melody-sharc 读 从 外部
记忆 设备 或者 从 这 iop 寄存器 的 另一 sst-melody-sharc. 外部 设备(includ-
ing 另一 sst-melody-sharc) 必须 assert
RD
至 读 从这 sst-melody-sharc’s iop
寄存器. 在 一个 multiprocessor 系统,
RD
是 输出 用 这 总线 主控 和 是 输入 用 另一
sst-melody-sharc.
WR
i/o/t 记忆 写 strobe. 这个 管脚 是 asserted 当 这 sst-melody-sharc 写 至 外部
记忆 设备 或者 至 这 iop 寄存器 的 另一 sst-melody-sharc. 外部 设备 必须 assert
WR
至 写 至 这 sst-melody-sharc’s iop 寄存器. 在 一个 multiprocessor 系统,
WR
是 输出
用 这 总线 主控 和 是 输入 用 这 其它 sst-melody-sharc.
SW
i/o/t 同步的 写 选择. 这个 信号 接口 这 sst-melody-sharc 至 同步的 记忆
设备 (包含 另一 sst-melody-sharc). 这 sst-melody-sharc asserts
SW
至 提供
一个 early indication 的 一个 impending 写 循环, 这个 能 是 aborted 如果
WR
是不 后来的 asserted (e.g.,
在 一个 conditional 写 操作指南). 在 一个 multiprocessor 系统,
SW
是 输出 用 这 b美国 主控 和 是
输入 用 这 其它 sst-melody-sharc 至 决定 如果 这 multiprocessor进入 是 一个 读 或者 写.
SW
是 asserted 在 这 一样 时间 作 这 地址 输出.
ACK i/o/s 记忆 acknowledge. 外部 设备 能 deassert ack 至 增加 wait states 至 一个 外部 记忆
进入. ack 是 使用 用 i/o 设备, 记忆 控制者, 或者 其它 peripherals 至 支撑 止 completion 的 一个
外部 记忆 进入. 这 sst-melody-sharc deasserts ack 作 一个 输出 至 增加 wait states至 一个
同步的 进入 的 它的 iop 寄存器. 在 一个 multiprocessor 系统, 一个 从动装置 sst-melody-sharcdeasserts
这 总线 主控’s ack 输入 至 增加 wait 状态(s) 至 一个 进入 的 它的 iop 寄存器. 这 总线 主控有 一个
keeper 获得 在 它的 ack 管脚 那 维持 这 输入 在 这 水平的 至 这个 它 是 last 驱动.
SBTS
i/s suspend 总线 三-状态. 外部 设备 能 assert
SBTS
至 放置 这 外部 总线 地址, 数据,
选择, 和 strobes—but 不 sdram 控制 pins—in 一个 高 阻抗 状态 为 这 下列的 循环.
如果 这 sst-melody-sharc attempts 至 进入 外部 记忆 当
SBTS
是 asserted, 这 proces-
sor 将 halt 和 这 记忆 进入 将 不 完成 直到
SBTS
是 deasserted.
SBTS
应当 仅有的 是
使用 至 recover 从 host 处理器/sst-melody-sharc deadlock.
IRQ2–0
i/一个 中断 要求 线条. 将 是 也 边缘-triggered 或者 水平的-敏感的.
FLAG11–0 i/o/一个 Flag 管脚. 各自 是 配置 通过 控制 位 作 也 一个 输入 或者 一个 输出. 作 一个 输入, 它 能 是 测试
作 一个 情况. 作 一个 输出, 它 能 是 使用 至 信号 外部 peripherals.
HBR
i/一个 host 总线 要求. 必须 是 asserted 用 一个 host 处理器 至 要求 控制 的 这 sst-melody-sharc’s
外部 总线. 当
HBR
是 asserted 在 一个 multiprocessing系统, 这 sst-melody-sharc 那 是
总线 主控 将 relinquish 这 总线 和 assert
HBG
. 至 relinquish 这 总线, 这 sst-melody-sharc
places 这 地址, 数据, 选择, 和 strobe 线条 在 一个 高 阻抗状态. 它 做, 不管怎样, con-
tinue 至 驱动 这 sdram 控制 管脚.
HBR
有 priority 在 所有sst-melody-sharc 总线
requests (
BR2–1
) 在 一个 multiprocessor 系统.
: 点此下载
