rev. 0
sst-melody-sharc
–9–
Mnemonic 类型 函数
HBG
i/o host 总线 grant. acknowledges 一个
HBR
总线 要求, 表明 那 这 host 处理器 将 引领 控制
的 这 外部 总线.
HBG
是 asserted 用 这 sst-melody-sharc 直到
HBR
是 released. 在 一个 multi-
处理器 系统,
HBG
是 输出 用 这 sst-melody-sharc 总线 主控.
CS
i/一个 碎片 选择. asserted 用 host 处理器 至 选择 这 sst-melody-sharc.
redy (o/d) O host 总线 acknowledge. 这 sst-melody-sharc deasserts redy 至 增加 wait states 至 一个 asyn-
chronous 进入 的 它的 内部的 记忆 或者 iop 寄存器 用 一个 host. 打开 流 输出 (o/d) 用
default; 能 是 编写程序 在 adredy 位 的 syscon 寄存器 至 是 起作用的 驱动 (一个/d). redy
将 仅有的 是 输出 如果 这
CS
和
HBR
输入 是 asserted.
DMAR1
i/一个 dma 要求 1 (dma 频道 9)
DMAR2
i/一个 dma 要求 2 (dma 频道 8)
DMAG1
o/t dma grant 1 (dma 频道 9)
DMAG2
o/t dma grant 2 (dma 频道 8)
BR2–1
i/o/s Multiprocessing 总线 requests. 使用 用 multiprocessing sst-melody-sharcs 至 arbitrate 为总线
mastership. 一个 sst-melody-sharc 驱动 它的 自己的
BRx
线条 (相应的 至 这 值 的 它的 id2–0
输入) 仅有的 和 monitors 所有 其他. 在 一个 uniprocessor 系统, 系 两个都
BRx
管脚 至 vdd.
ID1–0 I Multiprocessing id. 确定 这个 multiprocessor 总线 要求 (
BR1
–
BR2
) 是 使用 用
sst-melody-sharc. id = 01corresponds 至
BR1
, id = 10 corresponds 至
BR2
. id = 00 在 单独的-
处理器 系统. 这些 线条 是 一个 系统 配置 选择 那 应当 是 hard-连线的 或者
changed 仅有的 在 重置.
CPA
(o/d) i/o Core priority 进入. asserting 它的
CPA
管脚 准许 这 核心 处理器 的 一个 sst-melody-sharc 总线
从动装置 至 中断 background dma transfers 和 增益 进入 至 这 外部 总线.
CPA
是 一个 打开
流 输出 那 是 连接 至 两个都 sst-melody-sharcs 在 这 系统. 这
CPA
管脚 有 一个
内部的 5 k
Ω
拉-向上 电阻. 如果 核心 进入 priority 是 不 必需的 在 一个 系统, leave 这
CPA
管脚
unconnected.
DTxX O 数据 transmit (串行 端口 0, 1; 途径 一个, b). 各自 dtxx 管脚 有 一个 50 k
Ω
内部的 拉-向上 电阻.
DRxX I 数据 receive (串行 端口 0, 1; 途径 一个, b). 各自 drxx 管脚 有 一个 50 k
Ω
内部的 拉-向上 电阻.
TCLKx i/o transmit 时钟 (串行 端口 0, 1). 各自 tclk 管脚 有 一个 50 k
Ω
内部的 拉-向上 电阻.
RCLKx i/o receive 时钟 (串行 端口 0, 1). 各自 rclk 管脚 有 一个 50 k
Ω
内部的 拉-向上 电阻.
TFSx i/o transmit 框架 同步 (串行 端口 0, 1)
RFSx i/o receive 框架 同步 (串行 端口 0, 1)
BSEL I 非易失存储器 激励 选择. 当 bsel 是 高 ,这 sst-melody-sharc 是 配置 为booting从 一个
8-位 非易失存储器. 当 bsel 是 低, 这 bsel 和
BMS
输入 决定 booting 模式.
看
BMS
为 详细信息. 这个 信号 是 一个 系统 配置 选择 那 应当 是 hardwired.
BMS
i/o/t
*
激励 记忆 选择. 输出: 使用 作 碎片 选择 为 激励 非易失存储器 设备 (当 bsel = 1). 在 一个
multiprocessor 系统,
BMS
是 输出 用 这 总线 主控. 输入: 当 低, indicates 那 非 booting
将 出现 和 那 这 sst-melody-sharc 将 begin executing 说明 从 外部 记忆.
看 下列的 表格. 这个 输入 是 一个 系统 配置 选择 那 应当 是 hardwired.
bsel bms booting 模式
1 输出 非易失存储器 (连接 bms 至 非易失存储器 碎片 选择).
01(输入) host 处理器 (hbw [syscon] 位 选择 host 总线 宽度).
00(输入) 非 booting. 处理器 executes 从 外部 记忆.
CLKIN I 时钟 在. 使用 在 conjunction 和 xtal, configures 这 sst-melody-sharc 至 使用 也 它的inter-
nal 时钟 发生器 或者 一个 外部 时钟 源. 这 外部 结晶 应当 是 评估 在 1
×
频率.
连接 这 需要 组件 至 clkin 和 xtal 使能 这 内部的 时钟 发生器. 这
sst-melody-sharc’s 内部的 时钟 发生器 multiplies 这 1
×
时钟 至 发生 2
×
时钟为 它的
核心 和 sdram. 它 驱动 2
×
时钟 输出 在 这 sdclkx 管脚 为 这 sdram 接口 至 使用.看
也 sdclkx.
连接 这 1
×
外部 时钟 至 clkin 当 leaving xtal unconnected configures 这
sst-melody-sharc 至 使用 这 外部 时钟 源. 这 操作指南 循环 比率 是 equal 至 2
×
clkin. clkin 将 不 是 halted, changed, 或者 运作 在下 这 指定 频率.
重置
i/一个 处理器 重置. resets 这 sst-melody-sharc 至 一个 知道 状态 和 begins 执行 在 这 pro-
gram 记忆 location 指定 用 这 硬件 重置 vector 地址. 这个 输入 必须 是 asserted 在
电源-向上.
*
三-statable 仅有的 在 非易失存储器 激励 模式 (当
BMS
是 一个 输出).
: 点此下载
