11
AT89C51CC03
4182i–can–06/05
写 这 新 字节 后面的 至 这 获得. 这些读-modify-写 说明 是 directed
至 这 获得 相当 比 这 管脚 在 顺序 至避免 可能 misinterpretation 的 电压
(和 因此, 逻辑) 水平 在 这 管脚. 为例子, 一个 端口 位 使用 至 驱动 这 根基 的
一个 外部 双极 晶体管 能 不 上升在之上 这 晶体管’s 根基-发射级 接合面
电压 (一个 值 更小的 比 vil). 和 一个 逻辑 一个 写 至 这 位, attempts 用 这 cpu
至 读 这 端口 在 这 管脚 是 misinterpreted 作 逻辑 零. 一个 读 的 这 获得 相当
比 这 管脚 returns 这 准确无误的 逻辑-一个 值.
quasi-双向的 端口
运作
端口 1, 端口 2, 端口 3 和 端口 4 有 fixed 内部的 拉-ups 和 是 涉及 至 作
"quasi-双向的" 端口.当 配置 作 一个 输入, 这 管脚 阻抗 呈现 作
逻辑 一个 和 来源 电流 在 回馈 至 一个 外部 逻辑 零 情况. 端口 0 是 一个
"真实 双向的" 管脚. 这 管脚 float 当配置 作 输入. resets 写 逻辑 一个 至
所有 端口 latches. 如果 logical zero 是 subsequently 写 至 一个 端口 获得, 它 能 是 returned
至 输入 情况 用 一个 logical 一个 写 至 这 获得.
便条: 端口 获得 值 改变 near 这 终止 的读-modify-写 操作指南 循环. 输出
缓存区 (和 因此 这 管脚 状态) 更新 early 在 这 操作指南 之后 读-modify-
写 操作指南 循环.
logical 零-至-一个 transitions 在 端口 1, 端口 2, 端口 3 和 端口 4 使用 一个 额外的 拉-
向上 (p1) 至 aid 这个 逻辑 转变 (看 figure 4.). 这个 increases 转变 速. 这个
extra 拉-向上 来源 100 时间 正常的 内部的电路 电流 在 2 振荡器 时钟
时期. 这 内部的 拉-ups 是 地方-效应晶体管 相当 比 直线的 电阻器. 拉-
ups 组成 的 三 p-频道 场效应晶体管 (pfet) 设备. 一个 pfet 是 在 当 这 门 senses
logical 零 和 止 当 这 门 senseslogical 一个. pfet #1 是 转变 在 为 二
振荡器 时期 立即 之后 一个 零-至-一个 转变 在 这 端口 获得. 一个 logical
一个 在 这 端口 管脚 转变 在 pfet #3 (一个 弱 拉-向上) 通过 这 反相器. 这个 反相器
和 pfet 一双 表格 一个 获得 至 驱动 logical 在e. pfet #2 是 一个 非常 弱 拉-向上 切换
在 whenever 这 有关联的 nfet 是 切换 的f. 这个 是 传统的 cmos 转变 con-
vention. 电流 strengths 是 1/10 那 的 pfet #3.
图示 4.
内部的 拉-向上 配置
便条: 端口 2 p1 assists 这 逻辑-一个 输出 为 记忆 总线 循环.
读 管脚
输入 数据
p1.x
输出 数据
2 osc. 时期
n
p1(1)
p2
p3
VCCVCCVCC
p2.x
p3.x
p4.x
: 点此下载
