AD1871
–20–
rev. 0
这 spi 兼容 控制 端口 特性 四 信号 (cclk,
clatch, cdata, 和 cout). 这 clatch 信号 是 一个
使能 线条 那 必须 是 低 至 准许 交流 至 或者 从
这 控制 端口. 这 cclk 是 这 串行 时钟 那 clocks 在
串行 数据 通过 这 cdata 管脚 和 clocks 输出 串行 数据 通过 这
cout 管脚. 计算数量 20 和 21 显示 详细信息 的 这 控制 端口
定时.
表格 ii. 寄存器 地址 编排
地址 控制 寄存器
0000 控制 寄存器 i
0001 控制 寄存器 ii
0010 控制 寄存器 iii
0011 顶峰 读 寄存器 i
0100 顶峰 读 寄存器 ii
DOUT
LRCLK
DE恶行 1 设备 2 设备 3 设备 4
BCLK
DOUT
left 频道
BCLK
MSB
MSB
–1
MSB
–2
LSB
+1
LSB
123 2324
正确的 频道
123 2324
MSB
MSB
–1
MSB
–2
LSB
+1
LSB
图示 18. cascade 模式 数据 接口 定时
CIN
CLATCH
DE恶行 1 设备 2 设备 3 设备 4
CCLK
CIN
CCLK
MSB
MSB
–1
LSB
+1
LSB
图示 19. cascade 模式 控制 端口 定时
控制/状态 寄存器
这 ad1871’s 运行 模式 是 设置 用 程序编制 三,
10-位 控制 寄存器 通过 一个 spi 兼容 端口.
表格 iii
详细信息 这 format 的 这 ad1871
控制 words, 这个 是 16
位 宽 和 一个 4-位 地址 地方 在positions 15 通过 12,
一个 读/
写
位 在 position 11, 一个 保留 位 在 位置 10,
和 10 位 的 register 数据 (corre
sponding 至 这 控制 regis-
ter 宽度) 在 positions 9 通过 0.
这 三 控制 words
occupy 地址0000b 通过0010b
在 这 寄存器 编排 (看
表格 ii).
这 ad1871 也 特性 二 readback (状态) 寄存器那
能 是 使能 至 追踪 这 顶峰 读 在 各自 的 这 chan-
nels (left 和 正确的). 这些 6-位 结果 是 读 后面的 通过 这
spi 兼容 端口 在 一个 16-位 框架 类似的 至 那 的 这
控制 words.
: 点此下载
