l/r - left/正确的 选择, 管脚 14.
在 主控 模式 (smode 高), l/r 是 一个 输出 谁的 频率 是 在 这 输出 文字
比率. l/
r edges 出现 1 sclk 循环 在之前 fsync rises. 当 l/r 是 高, left 频道
数据 是 在 sdata, 除了 为 这 第一 sclk 循环. 当 l/
r 是 低, 正确的 频道 数据 是
在 sdata, 除了 为 这 第一 sclk 循环. 这 msb 数据 位 呈现 在 sdata 一个
sclk 循环 之后 l/
r 改变.
在 从动装置 模式 (smode 低), l/
r 是 一个 输入 这个 选择 这 left 或者 正确的 频道 为
输出 在 sdata. 这 rising 边缘 的 l/
r 开始 这 msb 的 这 left 频道 数据. l/r
频率 必须 是 equal 至 这 输出 文字 比率.
虽然 这 输出 的 各自 频道 是 transmitted 在 不同的 时间, 这 二 words 在
一个 l/
r 循环 代表 同时发生地 抽样 相似物 输入.
fsync - 框架 同步 信号, 管脚 17.
在 主控 模式 (smode 高), fsync 是 一个 输出 这个 变得 高 coincident 和 这
开始 的 这 第一 sdata 位 (msb) 和 falls 低 立即 之后 这 last sdata 音频的
数据 位 (lsb).
在 从动装置 模式 (smode 低), fsync 是 一个 输入 这个 控制 这 clocking 输出 的 这
数据 位 在 sdata. fsync 是 正常情况下 系 高, 这个 导致 这 数据 位 至 是
clocked 输出 立即 下列的 l/
r transitions. 如果 它 是 desired 至 延迟 这 数据 位
从 这 l/
r 边缘, 然后 fsync 必须 是 低 在 这 延迟 时期. bringing fsync
高 将 然后 使能 这 clocking 输出 的 这 sdata 位. 便条 那 这 msb 将 是
clocked 输出 为基础 在 这 l/
r 边缘, 独立 的 这 状态 的 fsync.
Miscellaneous
nc - 非 连接, 管脚 8, 22.
这些 二 管脚 是 绑定 输出 至 测试 输出. 它们 必须 不 是 连接 至 任何 外部
组件 或者 任何 长度 的 pc 查出.
tst -测试 输入, 管脚 11.
准许 进入 至 这 模数转换器 测试 模式, 这个 是 保留 为 工厂 使用. 必须 是 系 至
dgnd.
cs5336, cs5338, cs5339
DS23F1 3-57
: 点此下载
