CS5341
DS564PP2 15
2 管脚 描述
管脚 名字
#
管脚 描述
M0
M1
1
16
模式 选择
(
输入
) - 确定 这 运算的 模式 的 这 设备.
MCLK
2
主控 时钟
(
输入
) - 时钟 源 为 这 delta-sigma modulator 和 数字的 过滤.
VL
3
逻辑 电源
(
输入
)
-
积极的 电源 为 这 数字的 输入/输出.
SDOUT
4
串行 音频的 数据 输出
(
输出
) - 输出 为 二’s complement 串行 音频的 数据.
地
5,14
地面
(
输入
) - 地面 涉及. 必须 是 连接 至 相似物 地面.
VD
6
数字的 电源
(
输入
)
-
积极的 电源 供应 为 这 数字的 部分.
SCLK
7
串行
时钟
(
输入
/
输出
) - 串行 时钟 为 这 串行 音频的 接口.
LRCK
8
left 正确的 时钟
(
输入
/
输出
) - 确定 这个 频道, left 或者 正确的, 是 目前
起作用的 在 这 串行 音频的 数据 线条.
RST
9
重置
(
输入
) - 这 设备 enters 一个 低 电源 模式 当 低.
AINL
AINR
10
12
相似物 输入
(
输入
) - 这 全部 规模 相似物 输入 水平的 是 指定 在 这 相似物 charac-
teristics 规格 表格.
VQ
11
安静的 电压
(输出)
-
过滤 连接 为 这 内部的 安静的
涉及 电压.
VA
13
相似物 电源
(
输入
)
-
积极的 电源 供应 为 这 相似物 部分.
FILT+
15
积极的 电压 涉及
(
输出
)
-
积极的 涉及 电压 为 这 内部的
抽样 电路.
M0 M1
MCLK FILT+
VL ref_地
SDOUT VA
地 AINR
VD VQ
SCLK AINL
LRCK RST
1
2
3
4
5
6
7
8
5
1
2
6
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
5
1
2
6
16
15
14
13
12
11
10
9
: 点此下载
