CS5461A
DS661F1 9
数字的 特性
• 最小值 / 最大值 特性 和 规格 是 有保证的 在 所有
推荐 运行 情况
.
• 典型 特性 和 规格 是 measured 在 名义上的 供应 电压 和 ta = 25 °c.
• va+ = vd+ = 5v ±5%; agnd = dgnd = 0 v. 所有 电压 和 遵守 至 0 v.
• mclk = 4.096 mhz.
注释:
9. 所有 度量 执行 下面 静态的 情况.
10. 如果 一个 结晶 是 使用, 然后 xin 频率 必须 仍然是 between 2.5 MHz - 5.0 mhz. 如果 一个 外部 振荡器 是 使用,
xin 频率 范围 是 2.5 MHz - 20 mhz, 但是 k 必须 是 设置 所以 那 mclk 是 在 2.5 MHz - 5.0 mhz.
11. 如果 外部 mclk 是 使用, 然后 这 职责 循环 必须 是 在 45% 和 55% 至 维持 这个 规格.
12. 这 频率 的 cpuclk 是 equal 至 mclk.
13. 这 最小 fscr 是 限制 用 这 最大 允许 增益 寄存器 值. 这 最大 fscr 是 限制 用 这
全部-规模 信号 应用 至 这 频道 输入.
14. 配置 寄存器 位 pc[6:0] 是 设置 至 “0000000”.
15. 这 模式 管脚 是 牵引的 低 用 一个 内部的 电阻.
参数 标识 最小值 典型值 最大值 单位
主控 时钟 特性
主控 时钟 频率 Internal 门 振荡器 (便条 10) MCLK 2.5 4.096 20 MHz
主控 时钟 职责 循环 40 - 60 %
cpuclk 职责 循环 (便条 11 和 12) 40 60 %
过滤 特性
阶段 补偿 范围 (电压 频道, 60 hz) -2.8 - +2.8 °
输入 抽样 比率 dclk = mclk/K - dclk/8 - Hz
数字的 过滤 输出 文字 rate (两个都 途径) OWR - dclk/1024 - Hz
高-通过 过滤 corner 频率 -3 dB - 0.5 - Hz
全部 规模 校准 范围 (
涉及 至 输入
) (便条 13) FSCR 25 - 100 %f.s.
频道-至-频道 时间-变换 错误 (便条 14) 1.0 µs
输入/输出 特性
高-水平的 输入 电压
所有 管脚 除了 xin 和 sclk 和 重置
XIN
sclk 和 重置
V
IH
0.6 vd+
(vd+) - 0.5
0.8
VD+
-
-
-
-
-
-
V
V
V
低-水平的 输入 电压 (vd = 5 v)
所有 管脚 除了 xin 和 sclk 和 重置
XIN
sclk 和 重置
V
IL
-
-
-
-
-
-
0.8
1.5
0.2
VD+
V
V
V
低-水平的 输入 电压 (vd = 3.3 v)
所有 管脚 除了 xin 和 sclk 和 重置
XIN
sclk 和 重置
V
IL
-
-
-
-
-
-
0.48
0.3
0.2
VD+
V
V
V
高-水平的 输出 电压 I
输出
= +5 毫安 V
OH
(vd+) - 1.0 - - V
低-水平的 输出 电压 I
输出
= -5 毫安 V
OL
--0.4v
输入 泄漏 电流 (便条 15) I
在
-±1±10µa
3-状态 泄漏 电流 I
OZ
--±10µa
数字的 输出 管脚 电容 C
输出
-5-pf
: 点此下载
