丧失 的 信号
这 接受者 将 表明 丧失 的 信号 之后
电源-向上, 重置 或者 在之上 接到 175 consecu-
tive zeros. 一个 数字的 计数器 counts received
zeros, 为基础 在 rclk 循环. 一个 零 是 received
当 这 rtip 和 rring 输入 是 在下 这
输入 比较器 slicing 门槛 水平的 estab-
lished 用 这 顶峰 探测器. 之后 这 信号 是
移除 为 一个 时期 的 时间 这 数据 slicing
门槛 水平的 decays 至 大概
300 mv
顶峰
.
这 接受者 reports 丧失 的 信号 用 设置 这
丧失 的 信号 管脚, los, 高. 如果 这 串行 inter-
面向 是 使用, 这 los 位 将 是 设置 和 一个
中断 将 是 issued 在
int (除非 无能).
los 将 返回 低 (asserting 这
int 管脚 又一次
在 host 模式) 在之上 receipt 的 3 ones 在 32 位
时期 和 非 更多 比 15 consecutive zeros.
便条 那 在 这 host 模式, los 是 simultane-
ously 有 从 两个都 这 寄存器 和 管脚 12.
rpos/rneg 或者 rdata 是 强迫 低 在
los 除非 这 jitter attenuator 是 无能. (看
"jitter attenuator" 部分)
如果 aclki 是 呈现 在 这 los 状态, aclki
是 切换 在 这 输入 的 这 jitter attenuator,
结果 在 rclk 相一致 这 频率 的
aclki. 这 jitter attenuator 缓存区 任何 instanta-
neous 改变 在 阶段 在 这 last
recovered 时钟 和 这 aclki 涉及 时钟.
这个 意思 那 rclk 将 smoothly 转变
至 这 新 频率. 如果 aclki 是 不 呈现,
然后 这 结晶 振荡器 的 这 jitter attenuator 是
强迫 至 它的 中心 频率. 表格 6 显示 这
状态 的 rclk 在之上 los.
jitter attenuator
这 jitter attenuator 减少 wander 和 jitter 在
这 recovered 时钟 信号. 它 组成 的 一个 32-位
先进先出, 一个 结晶 振荡器, 一个 设置 的 加载 电容
为 这 结晶, 和 控制 逻辑. 这 jitter attenu-
ator 超过 这 jitter attenuation (所需的)东西 的
publications 43802 和 rec. g.742.
这 jitter attenuator 工作 在 这 下列的 man-
ner. 这 recovered 时钟 和 数据 是 输入 至 这
先进先出 和 这 recovered 时钟 controlling 这
先进先出’s 写 pointer. 这 结晶 振荡器 con-
trols 这 先进先出’s 读 pointer 这个 读 数据 输出
的 这 先进先出 和 presents 它 在 rpos 和 rneg
(或者 rdata). 这 更新 比率 的 这 读 pointer
是 analogous 至 rclk. 用 changing 这 加载 ca-
pacitance 那 这 ic presents 至 这 结晶, 这
振动 频率 是 调整 至 这 平均
频率 的 这 recovered 信号. 逻辑 deter-
mines 这 阶段 relationship 在 这 读 和
写 pointers 和 decides 如何 至 调整 这 加载
电容 的 这 结晶. 因此 这 jitter attenu-
ator behaves 作 一个 第一-顺序 阶段 锁 循环. jitter
是 absorbed 在 这 先进先出 符合 至 这 jitter
转移 典型的 显示 在 图示 12.
结晶
呈现?
ACLKI
呈现?
源 的 rclk
非 Yes ACLKI
Yes 非 集中 结晶
Ye s Ye s
aclki 通过 这
jitter attenuator
表格 6. rclk 状态 在 los
模式
(管脚 5)
CLKE
(管脚 28) 数据 时钟
时钟 边缘 为
有效的 数据
低
(<0.2v)
X
RPOS
RNEG
RCLK
RCLK
Rising
Rising
高
(>(v+) - 0.2v)
低
RPOS
RNEG
SDO
RCLK
RCLK
SCLK
Rising
Rising
下落
高
(>(v+) - 0.2v)
高
RPOS
RNEG
SDO
RCLK
RCLK
SCLK
下落
下落
Rising
MIDDLE
(2.5v)
X RDATA RCLK 下落
x = don’t 小心
表格 5. 数据 输出/时钟 relationship
CS61577
DS155PP2 13
: 点此下载
