CY28408
文档 #: 38-07617 rev. ** 页 8 的 19
特定的 功能
pci_f 和 ioapic 时钟 输出
这 pcif 时钟 输出 是 将 至 是 使用, 如果 必需的,
为 系统 ioapic 时钟 符合实际. 任何 二 的 这 pci_f
时钟 输出 能 是 使用 作 ioapic 33-mhz 时钟 输出.
它们 是 3.3v 输出 将 是 分隔 向下 通过 一个 简单的
resistive 电压 分隔物 至 满足 明确的 系统 ioapic 时钟
电压 (所需的)东西. 在 这 事件 这些 clocks 是 不
必需的, 然后 这些 clocks 能 是 使用 作 一般 pci clocks
或者 无能 通过 这 assertion 的 这 pci_stp# 管脚.
3v66_1/vch 时钟 输出
这 3v66_1/vch 管脚 有 一个 双 functionality 那 是 可选择的
通过 smbus. 如果 byte0, 位 5 = ‘1’,然后 这 输出 是 配置
作 一个 48-mhz 非-展开 规格trum 输出. 这个 输出 是
阶段 排整齐 和 这 其它 48m 输出 (usb 和 点), 至
在里面 1 ns 管脚-至-管脚 skew. 这 切换 的 3v66_1/vch 在
vch 模式 occurs 在 系统 电源 在. 当 这 smbus 位
5 的 字节 0 是 编写程序 从 一个 ‘0’ 至 一个 ‘1’, 这 3v66_1/vch
输出 将 glitch 当 transitioning 至 48m 输出 模式.
cpu_stp# clarification
这 cpu_stp# 信号 是 一个 起作用的 低 输入 使用 为
同步的 stopping 和 开始 这 cpu 输出 clocks
当 这 rest 的 这 时钟 generator 持续 至 函数.
cpu_stp# – assertion
当 cpu_stp# 管脚 是 asserted, 所有 cput/c 输出 那 是
设置 和 这 smbus 配置 至 是 stoppable 通过 assertion
的 cpu_stp# 将 是 stopped 之后 正在 抽样 用 二
下落 cput/c 时钟 edges. 这 最终 状态 的 这 stopped
cpu 信号 是 cput = 高 和 cpu0c = 低. 那里 是 非
改变 至 这 输出 驱动 current 值 在 这 stopped
状态. 这 cput 是 驱动 高 和 一个 电流 值 equal 至
(mult 0 ‘select’) x (iref), 和 这 cpuc 信号 将 不 是 驱动.
预定的 至 外部 拉-向下 电路系统 cpuc 将 是 低 在
这个 stopped 状态.
便条:
3. 0 = 10k 拉-向下 电阻, 1 = 10k 拉-向上 电阻.
表格 7. 组 定时 relationship 和 容忍
描述 补偿 容忍 情况
3v66 至 pci 2.5 ns
±
1.0 ns 3v66 leads pci
48m_usb 至 48m_点 skew 0 或者 10.4 ns
±
1.0 ns
48MUSB
48MDOT
图示 1. 48m_usb 和 48m_点 阶段 relationship
PCI
pci_f
Tpci
3V66
图示 2. 3v66 至 pci 和 pci_f 阶段 relationship
表格 8. early pci 选择 功能
[3]
EPCI3 EPCI1 epci(3,1)
0 0 0.0 ns
1 0 0.8 ns
1 1 1.6 ns
: 点此下载
