为
为
enCoRe™
usb cy7c63722/23
CY7C63743
文档 #: 38-08022 rev. ** 页 19 的 58
端口 0 是 一个 8-位 端口; 端口 1 包含 也 2 位, p1.1–p1.0 在 这 cy7c63723, 或者 所有 8 bits, p1.7–p1.0 在 这 cy7c63743 parts.
各自 位 能 也 是 选择 作 一个 中断 源 为 这 微控制器, 作 explained 在 部分 21.0.
这 数据 为 各自 gpio 管脚 是 accessible 通过 这 端口 数据 寄存器. 写 至 这 端口 数据 寄存器 store 优于 数据 state
为 这 端口 管脚, 当 读 从 这 端口 数据 寄存器 返回 这 真实的 逻辑 值 在 这 端口 管脚, 不 这 端口 数据 register
内容.
各自 gpio 管脚 是 配置 independently. 这 驱动 状态 的 各自 gpio 管脚 是 决定 用 这 值 写 至 这 管脚’s
数据 寄存器 和 用 二 有关联的 管脚’s mode0 和 mode1 位.
这 端口 0 数据 寄存器 是 显示 在
图示 12-2
, 和 这 端口 1 数据 寄存器 是 显示 在
图示 12-3
. 这 mode0 和 mode1
位 为 这 二 gpio 端口 是 给 在
图示 12-4
通过
图示 12-7
.
位 [7:0]: p0[7:0]
1 = 端口 管脚 是 逻辑 高
0 = 端口 管脚 是 逻辑 低
位 #
76543210
位 名字
P0
读/写
r/w r/w r/w r/w r/w r/w r/w r/w
重置
00000000
图示 12-2. 端口 0 数据 (地址 0x00)
位 #
76543210
位 名字
P1
注释
管脚 7:2 仅有的 在 cy7c63743 管脚 1:0 在 所有 部分
读/写
r/w r/w r/w r/w r/w r/w r/w r/w
重置
00000000
图示 12-3. 端口 1 数据 (地址 0x01)
GPIO
管脚
V
CC
14 k
Ω
GPIO
模式
数据
输出
寄存器
内部的
数据 总线
端口 读
端口 写
中断
使能
中断
控制
至 中断
控制
Q1
Q2
Q3
至 俘获 计时器 (p0.0, p0.1)
和 spi (p0.4–p0.7))
逻辑
中断
极性
2
门槛 选择
spi 绕过 (p0.5–p0.7 仅有的)
(=1 如果 spi inactive, 或者 为 非-spi 管脚)
(数据 reg 必须 是 1
为 spi 输出)
图示 12-1. 块 图解 的 gpio 端口 (一个 管脚 显示)
: 点此下载
