为
为
enCoRe™
usb cy7c63722/23
CY7C63743
文档 #: 38-08022 rev. ** 页 21 的 58
•
hi-z 模式
(mode1 = 0 和 mode0 = 0)
q1, q2, 和 q3 (
图示 12-1
) 是 止. 这 gpio 管脚 是 不 驱动 内部. performing 一个 读 从 这 端口 数据 寄存器
返回 这 真实的 逻辑 值 在 这 端口 管脚.
•
低 下沉 模式
(mode1 = 1, mode0 = 0, 和 这 管脚’s 数据 寄存器 = 0)
q1 和 q3 是 止. q2 是 在. 这 gpio 管脚 是 有能力 的 sinking 2 毫安 的 电流.
•
中等 下沉 模式
(mode1 = 0, mode0 = 1, 和 这 管脚’s 数据 寄存器 = 0)
q1 和 q3 是 止. q2 是 在. 这 gpio 管脚 是 有能力 的 sinking 8 毫安 的 电流.
•
高 下沉 模式
(mode1 = 1, mode0 = 1, 和 这 管脚’s 数据 寄存器 = 0)
q1 和 q3 是 止. q2 是 在. 这 gpio 管脚 是 有能力 的 sinking 50 毫安 的 电流.
•
高 驱动 模式
(mode1 = 0 或者 1, mode0 = 1, 和 这 管脚’s 数据 寄存器 = 1)
q1 和 q2 是 止. q3 是 在. 这 gpio 管脚 是 有能力 的 sourcing 2 毫安 的 电流.
•
resistive 模式
(mode1 = 1, mode0 = 0, 和 这 管脚’s 数据 寄存器 = 1)
q2 和 q3 是 止. q1 是 在. 这 gpio 管脚 是 牵引的 向上 和 一个 内部的 14-k
Ω
电阻.
便条 那 打开 流 模式 能 是 达到 用 fixing 这 数据 和 mode1 寄存器 低, 和 切换 这 mode0 寄存器.
输入 门槛 是 cmos, 或者 ttl 作 显示 在 这 表格 (看 部分 25.0 为 这 输入 门槛 电压 在 ttl 或者 cmos
模式). 两个都 输入 模式 包含 hysteresis 至 降低 噪音 敏锐的. 在 suspend 模式, 如果 一个 管脚 是 使用 为 一个 wake-向上
中断 使用 一个 外部 r-c 电路, cmos 模式 是 preferred 为 最低 电源.
12.1 auxiliary 输入 端口
端口 2 serves 作 一个 auxiliary 输入 端口 作 显示 在
图示 12-8
. 这 端口 2 输入 所有 有 ttl 输入 门槛.
位 [7:6]:
保留
位 [5:4]: d+ (sclk) 和 d– (sdata) states
这 状态 的 这 d+ 和 d– 管脚 能 是 读 在 端口 2 数据 寄存器. performing 一个 读 从 这 端口 管脚 returns 它们的 逻辑
值.
1 = 端口 管脚 是 逻辑 高
0 = 端口 管脚 是 逻辑 低
表格 12-1. 端口 0 和 1 输出 控制 真实 表格
数据 寄存器 Mode1 Mode0 输出 驱动 力量 输入 门槛
0
00
hi-z CMOS
1 hi-z TTL
0
01
中等 (8 毫安) 下沉 CMOS
1 高 驱动 CMOS
0
10
低 (2 毫安) 下沉 CMOS
1ResistiveCMOS
0
11
高 (50 毫安) 下沉 CMOS
1 高 驱动 CMOS
位 #76543210
位 名字
保留 d+ (sclk)
State
d– (sdata)
State
保留 p2.1
(内部的
时钟 模式
仅有的)
p2.0
vreg 管脚
状态
读/写
--rr--rr
重置
00000000
图示 12-8. 端口 2 数据 寄存器 (地址 0x02)
: 点此下载
