为
为
enCoRe™
usb cy7c63722/23
CY7C63743
文档 #: 38-08022 rev. ** 页 27 的 58
为 endpoint 0 计数 寄存器, whenever 这 计数 updates 从 一个 建制 或者 输出 transaction, 这 计数 寄存器 locks 和
不能 是 写 用 这 cpu. 读 这 寄存器 unlocks 它. 这个 阻止 firmware 从 overwriting 一个 状态 更新 在
新当选的 建制 或者 输出 transactions 在之前 firmware 有 一个 chance 至 读 这 数据.
15.0 usb 调整器 输出
这 vreg 管脚 提供 一个 管制 输出 为 连接 这 拉-向上 电阻 必需的 为 usb 运作. 为 usb, 一个 1.5-k
Ω
电阻 是 连接 在 这 d– 管脚 和 这 v
REG
电压, 至 表明 低-速 usb 运作. 自从 这 vreg 输出
有 一个 内部的 序列 阻抗 的 大概 200
Ω
, 这 外部 拉-向上 电阻 必需的 是 r
PU
(看 部分 25.0).
这 调整器 输出 是 放置 在 一个 高-阻抗 状态 在 重置, 和 必须 是 使能 用 firmware 用 设置 这 vreg 使能
位 在 这 usb 状态 和 控制 寄存器 (
图示 13-1
). 这个 使简化 这 设计 的 一个 结合体 ps/2-usb 设备, 自从 这
usb 拉-向上 电阻 能 是 left 在 放置 在 ps/2 运作 没有 加载 这 ps/2 线条. 在 这个 mode, 这 v
REG
管脚 能 是
使用 作 一个 输入 和 它的 状态 能 是 读 在 端口 p2.0. 谈及 至
图示 12-8
为 这 端口 2 数据 寄存器. 这个 输入 有 一个 ttl
门槛.
在 suspend 模式, 这 调整器 是 automatically 无能. 如果 vreg 使能 位 是 设置 (
图示 13-1
), 这 vreg 管脚 是 牵引的 向上 至
V
CC
和 一个 内部的 6.2-k
Ω
电阻. 这个 holds 这 恰当的 v
OH
状态 在 suspend 模式
便条 那 enabling 这 设备 为 usb (用 设置 这 设备 地址 使能 位,
图示 14-1
) activates 这 内部的 调整器,
甚至 如果 这 vreg 使能 位 是 cleared 至 0. 这个 insures 恰当的 usb signaling 在 这 情况 在哪里 这 vreg 管脚 是 使用 作 一个
输入, 和 一个 外部 调整器 是 提供 为 这 usb 拉-向上 电阻. 这个 也 限制 这 摆动 在 这 d– 和 d+ 管脚 至关于
1v 在之上 这 内部的 调整器 电压, 所以 这 设备 地址 使能 位 正常情况下 应当 仅有的 是 设置 为 usb 运行 模式.
这 调整器 输出 是 仅有的 设计 至 提供 电流 为 这 usb 拉-向上 电阻. 在 增加, 这 输出 电压 在 这 vREG
管脚 是 effectively disconnected 当 这 cy7c637xx 设备 transmits usb 从 这 内部的 sie. 这个 意思 那 这 vreg 管脚
做 不 提供 一个 稳固的 电压 在 transmits, 虽然 这个 做 不 影响 usb signaling.
16.0 ps/2 运作
这 cy7c637xx 部分 是 优化 为 结合体 usb 或者 ps/2 设备, 通过 这 下列的 特性:
1. usb d+ 和 d– 线条 能 也 是 使用 为 ps/2 sclk 和 sdata 管脚, 各自. 和 usb 无能, 这些 线条 能 是
放置 在 一个 高-阻抗 状态 那 将 拉 向上 至 v
CC
. (使不能运转 usb 用 clearing 这 地址 使能 位 的 这 usb 设备
地址 寄存器,
图示 14-1
).
2. 一个 中断 是 提供 至 表明 一个 长 低 状态 在 这 sdata 管脚. 这个 排除 这 需要 至 poll 这个 管脚 至 审查 for
ps/2 activity. 谈及 至 部分 21.3 为 更多 详细信息.
3. 内部的 ps/2 拉-向上 电阻器 能 是 使能 在 这 sclk 和 sdata 线条, 所以 非 gpio 管脚 是 必需的 为 这个 task (位
7, usb 状态 和 控制 寄存器,
图示 13-1
).
4. 这 控制 回转 比率 输出 从 这些 管脚 应用 至 两个都 usb 和 ps/2 模式 至 降低 emi.
5. 这 状态 的 这 sclk 和 sdata 管脚 能 是 读, 和 能 是 individually 驱动 低 在 一个 打开 流 模式. 这 管脚 是
读 在 位 [5:4] 的 端口 2, 和 是 驱动 和 这 控制 位 [2:0] 的 这 usb 状态 和 控制 寄存器.
6. 这 v
REG
管脚 能 是 放置 在 一个 高-阻抗 状态, 所以 那 一个 usb 拉-向上 电阻 在 这 d–/sdata 管脚 将 不 干涉
和 ps/2 运作 (位 6, usb 状态 和 控制 寄存器).
这 ps/2 在-碎片 支持 电路系统 是 illustrated 在
图示 16-1
.
: 点此下载
