CY7C63723_集成电路资料查询网

为
为
enCoRe™
usb cy7c63722/23
CY7C63743
文档 #: 38-08022 rev. ** 页 51 的 58
.
T
SCKH
spi 时钟 高 时间 125 ns 高 为 cpol = 0, 低 为 cpol = 1
T
SCKL
spi 时钟 低 时间 125 ns 低 为 cpol = 0, 高 为 cpol = 1
T
MDO
主控 数据 输出 时间 –25 50 ns sck 至 数据 有效的
T
MDO1
主控 数据 输出 时间,
第一 位 和 cpha = 1
100 ns 时间 在之前 leading sck 边缘
T
MSU
主控 输入 数据 设置-向上 时间 50 ns
T
MHD
主控 输入 数据 支撑 时间 50 ns
T
SSU
从动装置 输入 数据 设置-向上 时间 50 ns
T
SHD
从动装置 输入 数据 支撑 时间 50 ns
T
SDO
从动装置 数据 输出 时间 100 ns sck 至 数据 有效的
T
SDO1
从动装置 数据 输出 时间,
第一 位 和 cpha = 1
100 ns 时间 之后 ss低 至 数据 有效的
T
SSS
从动装置 选择 设置-向上 时间 150 ns 在之前 第一 sck 边缘
T
SSH
从动装置 选择 支撑 时间 150 ns 之后 last sck 边缘
图示 26-1. 时钟 定时
图示 26-2. usb 数据 信号 定时
参数 描述 最小值 最大值 单位 情况
时钟
T
CYC
T
CL
T
CH
90%
10%
90%
10%
D
−
D
+
T
R
T
F
V
crs
V
oh
V
ol

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

为为 enCoRe™ usb cy7c63722/23 CY7C63743 文档 #: 38-08022 rev. ** 页 51 的 58 . T SCKH spi 时钟高时间 125 ns 高为 cpol = 0, 低为 cpol = 1 T SCKL spi 时钟低时间 125 ns 低为 cpol = 0, 高为 cpol = 1 T MDO 主控数据输出时间 –25 50 ns sck 至数据有效的 T MDO1 主控数据输出时间, 第一位和 cpha = 1 100 ns 时间在之前 leading sck 边缘 T MSU 主控输入数据设置-向上时间 50 ns T MHD 主控输入数据支撑时间 50 ns T SSU 从动装置输入数据设置-向上时间 50 ns T SHD 从动装置输入数据支撑时间 50 ns T SDO 从动装置数据输出时间 100 ns sck 至数据有效的 T SDO1 从动装置数据输出时间, 第一位和 cpha = 1 100 ns 时间之后 ss低至数据有效的 T SSS 从动装置选择设置-向上时间 150 ns 在之前第一 sck 边缘 T SSH 从动装置选择支撑时间 150 ns 之后 last sck 边缘图示 26-1. 时钟定时图示 26-2. usb 数据信号定时参数描述最小值最大值单位情况时钟 T CYC T CL T CH 90% 10% 90% 10% D − D + T R T F V crs V oh V ol

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com