产品 信息
(持续)
电流 数据 disparity 是 零 或者 负的, 这 数据 将要 是
sent inverted. 如果 这 运动 文字 disparity 是 零, 这 数据
将要 是 sent inverted.
直流 Balance 模式 是 设置 当 这 BAL 管脚 在 这 传输者
是 系 高 - 看 管脚 描述. 直流 保持平衡 是 有用的
在 长 缆索 产品 这个 是 典型地 更好 比 5
计量表 在 长度.
3. Deskew
Deskew 是 supported 在 这 直流 Balance 模式 仅有的 (bal =
高 在 ds90cr481). 这 “DESKEW” 管脚 在 这 接受者
当 设置 高 将 deskew 一个 最小 的
±
1 LVDS 数据 位
时间 skew 从 这 完美的 strobe location 在 信号
arriving 在 独立 差别的 pairs (一双-至-一双 skew).
它 是 必需的 那 这 “ds_opt” 管脚 在 这 传输者 必须
是 应用 低 为 一个 最小 的 四 时钟 循环 至 com-
plete 这 deskew 运作. 它 是 也 必需的 那 这个 必须
是 执行 在 least once 在 任何 时间 之后 这 PLLs 有
锁 至 这 输入 时钟 频率. 如果 电源 是 lost, 或者 如果 这
缆索 有 被 切换, 这个 程序 必须 是 重复的
或者 else 这 接受者 将 不 样本 这 新当选的 LVDS 数据
correctly. 当 这 接受者 是 在 这 deskew 模式, 所有
接受者 输出 是 设置 至 一个 低 状态. 设置 这
“DESKEW” 管脚 至 低 将 使不能运转 这 deskew 运作 和
准许 这 接受者 至 运作 在 一个 fixed 数据 抽样
strobe. 在 这个 情况, 这 ”ds_opt” 管脚 在 这 传输者
必须 然后 是 设置 高.
这 ds_opt 管脚 在 这 输入 的 这 传输者
(ds90cr481) 是 使用 至 initiate 这 deskew 校准 pat-
tern. 它 必须 是 应用 低 为 一个 最小 的 四 时钟
循环 在 顺序 为 这 接受者 至 完全 这 deskew
运作. 为 这个 reason, 这 LVDS 时钟 信号 和
ds_opt 应用 高 (起作用的 数据 抽样) 将要 是
1111000 或者 1110000 模式. 在 这 deskew 运作
和 ds_opt 应用 低, 这 LVDS 时钟 信号 将要 是
1111100 或者 1100000 模式. 这 传输者 将 也 输出
一个 序列 的 1111000 或者 1110000 面向 这 LVDS 数据 线条
(txout 0-7) 在 deskew 所以 那 这 接受者 能 自动-
matically 校准 这 数据 抽样 strobes 在 这 接受者
输入. 各自 数据 频道 是 deskewed independently 和 是
tuned 和 一个 步伐 大小 的 1/3 的 一个 位 时间 在 一个 范围 的 +/−1
TBIT 从 这 完美的 strobe location. 这 Deskew 特性
运作 向上 至 时钟 比率 的 80 MHz 仅有的. 如果 这 接受者 是
使能 在 这 deskew 模式, 然后 它 必须 是 trained 在之前
数据 转移.
时钟 JITTER
这 传输者 是 设计 至 reject 循环-至-循环 jitter
这个 将 是 seen 在 这 传输者 输入 时钟. 非常 低
循环-至-循环 jitter 是 passed 在 至 这 传输者 输出.
循环-至-循环 jitter 有 被 量过的 在 频率 至
是 较少 比 100 ps 和 输入 步伐 函数 jitter 应用.
这个 应当 是 subtracted 从 这 rskm/rskmd budget
作 显示 和 描述 在
图示 13
和
图示 14
. 这个
拒绝 能力 significantly 减少 这 impact 的 jitter 在
这 TXinput 时钟 管脚, 和 改进 这 精度 的 数据
抽样 在 这 接受者. 传输者 输出 jitter 是 effected
用 PLLVCC 噪音 和 输入 时钟 jitter - 降低 供应
噪音 和 使用 一个 低 jitter 时钟 源 至 限制 输出 jitter.
这 下落 边缘 的 这 输入 时钟 至 这 传输者 是 这
核心的 边缘 和 是 使用 用 这 PLL 电路.
RSKM - 接受者 SKEW 余裕
RSKM 是 一个 chipset 参数 和 是 explained 在 一个-1059 在
detail. 它 是 这 区别 在 这 transmitter’s 脉冲波
位置 和 这 receiver’s strobe window. RSKM 必须 是
更好 比 这 summation 的: Interconnect skew, LVDS
源 时钟 Jitter (tjcc), 和 ISI (如果 任何). 看
图示 13
.
Interconnect skew 包含 PCB 查出 differences, connec-
tor skew 和 缆索 skew 为 一个 缆索 应用. PCB 查出
和 连接器 skew 能 是 补偿 为 在 这 设计 的
这 系统. 缆索 skew 是 媒介 类型 和 长度 dependant.
RSKMD - 接受者 SKEW 余裕 和 DESKEW
RSKMD 是 一个 chipset 参数 和 是 适用 当 这
DESKEW 特性 的 这 DS90CR482 是 运用. 它 是 这
区别 在 这 receiver’s strobe window 和 这
完美的 脉冲波 locations. 这 DESKEW 特性 adjusts 为 skew
在 各自 数据 频道 和 这 时钟 频道. 这个
特性 是 supported 向上 至 80MHz 时钟 比率. RSKMD 必须
是 更好 比 这 summation 的: Transmitter’s 脉冲波 posi-
tion variance, LVDS 源 时钟 Jitter (tjcc), 和 ISI (如果
任何). 看
图示 14
. 和 deskew, RSKMD 将 是 一个
最小 的 25% 的 tbit. Deskew compensates 为 intercon-
nect skew 这个 包含 PCB 查出 differences, 连接器
skew 和 缆索 skew (为 一个 缆索 应用). PCB 查出
和 连接器 skew 能 是 补偿 为 在 这 设计 的
这 系统. 便条, 缆索 skew 是 媒介 类型 和 长度
dependant. 缆索 长度 将 是 限制 用 这 RSKMD
参数 较早的 至 这 interconnect skew reaching 1 TBIT 在
长度 预定的 至 ISI 影响.
电源 向下
两个都 传输者 和 接受者 提供 一个 电源 向下 特性.
当 asserted 电流 绘制 通过 这 供应 管脚 是
使减少到最低限度 和 这 PLLs 是 shut 向下. 这 传输者
输出 是 在 触发-状态 当 在 电源 向下 模式. 这
接受者 输出 是 强迫 至 一个 起作用的 低 状态 当 在
这 电源 向下 模式. (看 管脚 描述 tables). 这 PD
管脚 应当 是 驱动 高 至 使能 这 设备 once V
CC
是
稳固的.
配置
这 传输者 是 设计 至 是 连接 典型地 至 一个
单独的 接受者 加载. 这个 是 知道 作 一个 要点-至-要点 con-
figuration. 它 是 也 可能 至 驱动 多样的 接受者 负载 如果
确实 restrictions 是 制造. 仅有的 这 最终 接受者 在 这
终止 的 这 interconnect 应当 提供 末端 横过
这 一双. 在 这个 情况, 这 驱动器 安静的 sees 这 将 直流
加载 的 100 ohms. 接受者 连接 至 这 缆索 是-
tween 这 传输者 和 这 最终 接受者 必须 不 加载
向下 这 信号. 至 满足 这个 系统 必要条件, stub
长度 从 这 线条 至 这 接受者 输入 必须 是 保持 非常
短的.
缆索 末端
一个 末端 电阻 是 必需的 为 恰当的 运作 至 是
得到. 这 末端 电阻 应当 是 equal 至 这
差别的 阻抗 的 这 媒介 正在 驱动. 这个 应当
是 在 这 范围 的 90 至 132 ohms. 100 Ohms 是 一个 典型
值 一般 使用 和 标准 100 Ohm twisted 一双
cables. 这个 电阻 是 必需的 为 控制 的 reflections 和
也 至 完全 这 电流 循环. 它 应当 是 放置 作
关闭 至 这 接受者 输入 至 降低 这 stub 长度 从
这 电阻 至 这 接受者 输入 管脚.
ds90cr481/ds90cr482
www.国家的.com15
: 点此下载
