产品 信息
(持续)
如何 至 配置 为 BACKPLANE
产品
在 一个 backplane 应用 和 差别的 线条 阻抗 的
100
Ω
这 差别的 线条 一双-至-一双 skew 能 控制 用
查出 布局. 这 传输者-ds90cr481 “ds_opt” 管脚
将 是 设置 高. 在 一个 backplane 应用 和 短的 PCB
距离 查出, 前-emphasis 从 这 传输者 是 typi-
cally 不 必需的. 这 “PRE” 管脚 应当 是 left 打开 (做 不
系 至 地面). 一个 电阻 垫子 provision 为 一个 拉 向上 电阻 至
Vcc 能 是 执行 在 情况 前-emphasis 是 需要 至
counteract 重的 电容的 加载 影响.
如何 至 配置 为 缆索 INTERCONNECT
产品
在 产品 那 需要 这 长 缆索 驱动 能力.
这 ds90cr481/ds90cr482 chipset 是 改进 在 较早的
generations 的 频道 Link 设备 和 提供 高等级的 带宽-
宽度 支持 和 变长 缆索 驱动 和 这 使用 的 直流
保持平衡 数据 传递, 前-emphasis. 缆索 驱动 是
增强 和 一个 用户 可选择的 前-emphasis 特性 那
提供 额外的 输出 电流 在 transitions 至 coun-
teract 缆索 加载 影响. 这个 需要 这 使用 的 一个 拉
向上 电阻 至 vcc; 请 谈及 至
表格 1
至 设置 这 水平的
需要. Optional 直流 保持平衡 在 一个 循环-至-循环 基准, 是
也 提供 至 减少 ISI (inter-标识 干扰) 为
长 缆索 产品. 和 前-emphasis 和 直流 balanc-
ing, 一个 低 扭曲量 eye-模式 是 提供 在 这 接受者
终止 的 这 缆索. 这些 增强 准许 cables 5+
计量表 在 长度 至 是 驱动. 取决于 在之上 时钟 比率 和
这 媒介 正在 驱动, 这 缆索 Deskew 特性 将 也
是 运用 - 看 discussion 在 deskew, RSKM 和
RSKMD 在之上.
供应 绕过 RECOMMENDATIONS
绕过 电容 必须 是 使用 在 这 电源 供应 管脚.
不同的 管脚 供应 不同的 portions 的 这 电路, 那里-
fore 电容 应当 是 nearby 所有 电源 供应 管脚 ex-
cept 作 指出 在 这 管脚 描述 表格. 使用 高 fre-
quency 陶瓷的 (表面 挂载 推荐) 0.1µf
电容 关闭 至 各自 供应 管脚. 如果 空间 准许, 一个
0.01µf 电容 应当 是 使用 在 并行的, 和 这 小-
est 值 closest 至 这 设备 管脚. 额外的 scattered
电容 在 这 打印 电路 板 将 改进 decou-
pling. 多样的 (大) 通过 应当 是 使用 至 连接 这
解耦 电容 至 这 电源 平面. 一个 4.7 至 10 µF 大(量)
cap 是 推荐 near 这 PLLVCC 管脚 和 也 这
LVDSVCC (管脚 #40) 在 这 传输者. 连接 是-
tween 这 caps 和 这 管脚 应当 使用 宽 查出.
输入 信号 质量 (所需的)东西 -
传输者
这 输入 信号 质量 必须 遵守 至 这 数据手册 re-
quirements, 请 谈及 至 这 "推荐 传输者
输入 特性" 表格 为 规格. 在 增加
undershoots 在 excess 的 这 ABS 最大值 规格 是
不 推荐. 如果 这 线条 在 这 host 设备 和
这 传输者 是 长 和 acts 作 一个 传递 线条, 然后
末端 应当 是 运用. 如果 这 传输者 是 正在
驱动 从 一个 设备 和 可编程序的 驱动 strengths,
数据 输入 是 推荐 至 是 设置 至 一个 弱 设置 至
阻止 传递 线条 影响. 这 时钟 信号 是 典型地
设置 高等级的 至 提供 一个 clean 边缘 那 是 也 低 jitter.
UNUSED LVDS 输出
Unused LVDS 输出 途径 应当 是 terminated 和
100 Ohm 在 这 transmitter’s 输出 管脚.
LVDS INTERCONNECT 指导原则
看 一个-1108 和 一个-905 为 全部 详细信息.
•
使用 100
Ω
结合 差别的 pairs
•
使用 这 s/2s/3s rule 在 spacings
— S = 空间 在 这 一双
— 2S = 空间 在 pairs
— 3S = 空间 至 TTL 信号
•
降低 这 号码 的 通过
•
使用 差别的 连接器 当 运行 在之上
500Mbps 线条 速
•
维持 balance 的 这 查出
•
降低 skew 在里面 这 一双
•
降低 skew 在 pairs
•
Terminate 作 关闭 至 这 RXinputs 作 可能
接受者 输出 驱动 力量
这 DS90CR482 输出 具体说明 一个 8pF 加载, V
OH
和 V
OL
是 测试 在
±
2ma, 这个 是 将 为 仅有的 1 或者 maybe
2 负载. 如果 高 风扇-输出 是 必需的 或者 长 传递 线条
驱动 能力, buffering 这 接受者 输出 是 recom-
mended. 接受者 输出 做 不 支持 / 提供 一个 触发-
状态 函数.
ds90cr483/484
这 ds90cr481/2 chipset 是 用电气 类似的 至 这
ds90cr483/4. 这 ds90cr481/2 differ 仅有的 在 这 控制
电路 的 这 内部的 PLL 和 是 指定 为 65 至 112 MHz
运作. 这 设备 将 直接地 inter-运作 在里面 这
scope 的 这 各自的 数据手册.
为 更多 信息
频道 Link 产品 注释 目前 有:
•
一个-1041 介绍 至 频道 Link
•
一个-1059 RSKM Calculations
•
一个-1108 PCB 和 Interconnect 指导原则
•
一个-905 差别的 阻抗
•
National’s LVDS Owner’s 手工的
ds90cr481/ds90cr482
www.国家的.com 16
: 点此下载
