信号 和 包装 信息
56f827 技术的 数据
11
DS
(pcs1)
17 输出
数据 记忆 选择
—DS
是 asserted 低 为 外部 数据 记忆
进入. 这个 管脚 能 也 是 编写程序 作 一个 可编程序的 碎片
选择.
RD
15 输出
读 使能
—RD是 asserted 在 外部 记忆 读 循环.
当 rd
是 asserted 低, 管脚 d0–d15 变为 输入 和 一个 外部
设备 是 使能 面向 这 设备 数据 总线. 当 rd
是 deasserted
高, 这 外部 数据 是 latched inside 这 设备. 当 rd
是
asserted, 它 qualifies 这 a0–a15, ps
, 和 ds管脚. rd能 是
连接 直接地 至 这 oe
管脚 的 一个 静态的 内存 或者 只读存储器.
WR
16 输出
写 使能
—WR是 asserted 在 外部 记忆 写 循环.
当 wr
是 asserted 低, 管脚 d0–d15 变为 输出 和 这
设备 puts 数据 在 这 总线. 当 wr
是 deasserted 高, 这 外部
数据 是 latched inside 这 外部 设备. 当 wr
是 asserted, 它
qualifies 这 a0–a15, ps
, 和 ds管脚. wr能 是 连接 直接地
至 这 我们
管脚 的 一个 静态的 内存.
TA0
(gpiof0)
112 输入/输出
输入/输出
TA0–3
—计时器 一个 途径 0, 1, 2, 和 3
端口 f gpio
—这些 四 一般 目的 i/o (gpio) 管脚 能 是
individually 编写程序 作 输入 或者 输出.
之后 重置, 这 default 状态 是 四方形 计时器.
TA1
(gpiof1)
111
TA2
(gpiof2)
110
TA3
(gpiof3)
109
TCK 44 输入
(施密特)
测试 时钟 输入
—这个 输入 管脚 提供 一个 gated 时钟 至 同步
这 测试 逻辑 和 变换 串行 数据 至 这 jtag/once 端口. 这 管脚 是
连接 内部 至 一个 拉-向下 电阻.
TMS 46 输入
(施密特)
测试 模式 选择 输入
—这个 输入 管脚 是 使用 至 sequence 这 jtag
tap 控制’s 状态 机器. 它 是 抽样 在 这 rising 边缘 的 tck
和 有 一个 在-碎片 拉-向上 电阻.
TDI 48 输入
(施密特)
测试 数据 输入
—这个 输入 管脚 提供 一个 串行 输入 数据 stream 至
这 jtag/once 端口. 它 是 抽样 在 这 rising 边缘 的 tck 和 有
一个 在-碎片 拉-向上 电阻.
TDO 47 输入/输出
测试 数据 输出
—这个 触发-statable 输出 管脚 提供 一个 串行 输出
数据 stream 从 这 jtag/once 端口. 它 是 驱动 在 这 变换-ir 和
变换-dr 控制 states, 和 改变 在 这 下落 边缘 的 tck.
TRST
45 输入
(施密特)
测试 重置
—作 一个 输入, 一个 低 信号 在 这个 管脚 提供 一个 重置
信号 至 这 jtag tap 控制. 至 确保 完全 硬件 重置,
TRST应当 是 asserted whenever 重置是 asserted. 这 仅有的
例外 occurs 在 一个 debugging 环境 当 一个 硬件 设备
重置 是 必需的 和 它 是 需要 不 至 重置 这 jtag/once
单元. 在 这个 情况, assert 重置
, 但是 做 不 assert trst. trst
必须 总是 是 asserted 在 电源-向上.
DE 41 输出
debug 事件
—DE提供 一个 低 脉冲波 在 公认的 debug events.
表格 3. 56f827 信号 和 包装 信息 为 这 128 管脚 lqfp (持续)
信号 名字 管脚 非. 类型 描述
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
