16
56f827 技术的 数据
部分 3 规格
3.1 一般 特性
这 56f827 是 fabricated 在 高-密度 cmos 和 5v-tolerant ttl-兼容 数字的 输入. 这 期
“5v-tolerant”谈及 至 这 能力 的 一个 i/o 管脚, 建造 在 一个 3.3v-兼容 处理 技术, 至
承受 一个 电压 向上 至 5.5v 没有 损害的 这 设备. 许多 系统 有 一个 mixture 的 设备
设计 为 3.3v 和 5v 电源 供应. 在 此类 系统, 一个 总线 将 carry 两个都 3.3v- 和 5v-compatible
i/o 电压 水平. 一个 标准 3.3v i/o 是 设计 至 receive 一个 最大 电压 的 3.3v
±
10% 在
V
REFMID
68 输入
模数转换器 涉及
—这个 管脚 isconnected 至 这 中心 的 这 模数转换器 输入
范围. 这个 管脚 需要 一个 0.1
µ
f 陶瓷的 电容 至 v
SSA
和 一个 开始-
向上 时间 的 25ms, 较早的 至 beginning conversions.
V
REFLO
64 输入
模数转换器 涉及
—这些 管脚 是 负的 涉及 为 模数转换器 和 是
一般地 连接 至 一个 v
SSA
.
V
REFHI
67 输入
模数转换器 涉及
—这些 管脚 是 积极的 涉及 为 模数转换器 和 是
一般地 连接 至 一个 3.3v 相似物 (v
dda_模数转换器)
供应.
IRQA 40 输入
(施密特)
外部 中断 要求 一个
—这 irqa输入 是 一个 同步
外部 中断 要求 那 indicates 那 一个 外部 设备 是
requesting 维护. 它 能 是 编写程序 至 是 水平的-敏感的 或者
负的-边缘-triggered. 如果 水平的-敏感的 triggering 是 选择, 一个
外部 拉-向上 电阻 是 必需的 为 连线的-或者 运作.
如果 这 处理器 是 在 这 停止 状态 和 irqa
是 asserted, 这 处理器
将 exit 这 停止 状态.
IRQB
49 输入
(施密特)
外部 中断 要求 b
—这 irqb输入 是 一个 外部 中断
要求 那 indicates 那 一个 外部 设备 是 requesting 维护. 它
能 是 编写程序 至 是 水平的-敏感的 或者 负的-边缘-triggered. 如果
水平的-敏感的 triggering 是 选择, 一个 外部 拉-向上 电阻 是
必需的 为 连线的-或者 运作.
重置
42 输入
(施密特)
重置
—这个 输入 是 一个 直接 硬件 重置 在 这 处理器. 当
重置
是 asserted 低, 这 设备 是 initialized 和 放置 在 这 重置
状态. 一个 施密特 触发 输入 是 使用 为 噪音 免除. 当 这
重置
管脚 是 deasserted, 这 最初的 碎片 运行 模式 是 latched 从
这 外部 激励 管脚. 这 内部的 重置 信号 将 是 deasserted
同步的 和 这 内部的 clocks, 之后 一个 fixed 号码 的 内部的
clocks.
至 确保 完全 硬件 重置, 重置
和 trst应当 是
asserted 一起. 这 仅有的 例外 occurs 在 一个 debugging
环境 当 一个 硬件 设备 重置 是 必需的 和 它 是
需要 不 至 重置 这 once/jtag 单元. 在 这个 情况, assert
重置
, 但是 做 不 assert trst.
EXTBOOT 39 输入
(施密特)
外部 激励
—这个 输入 是 系 至 v
DD
至 强迫 设备 至 激励 从
止-碎片 记忆. 否则, 它 是 系 至 v
SS
.
表格 3. 56f827 信号 和 包装 信息 为 这 128 管脚 lqfp (持续)
信号 名字 管脚 非. 类型 描述
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
