22
56f827 技术的 数据
V
DD
应当 不 是 允许 至 上升 early (1). 这个 是 通常地 避免 用 运动 这 调整器 为 这 v
DD
供应 (2.5v) 从 这 电压 发生 用 这 3.3v v
DDIO
供应, 看
图示 5
. 这个 keeps v
DD
从
rising faster 比 v
DDIO
.
V
DD
应当 不 上升 所以 late 那 一个 大 电压 区别 是 允许 在 这 二 供应 (2). 典型地,
这个 situation 是 避免 用 使用 外部 分离的 二极管 在 序列 在 供应, 作 显示 在
图示 5
.
这 序列 二极管 向前 偏差 当 这 区别 在 v
DDIO
和 v
DD
reaches 大概 1.4,
造成 v
DD
至 上升 作 v
DDIO
ramps 向上. 当 这 v
DD
调整器 begins 恰当的 运作, 这 区别
在 供应 将 典型地 是 0.8v 和 传导 通过 这 二极管 chain 减少 至 essentially
泄漏 电流. 在 供应 sequencing, 这 下列的 一般 relationship 应当 是 adhered 至:
V
DDIO
>V
DD
>(v
DDIO
- 1.4v)
在 实践, v
DDA
是 典型地 连接 直接地 至 v
DDIO
和 一些 过滤.
图示 5. 例子 电路 至 控制 供应 sequencing
3.4 交流 电的 特性
定时 波形 在
部分 3.4
是 测试 使用 这 v
IL
和 v
IH
水平 指定 在 这 直流 特性
表格. 在
图示 6
这 水平 的 v
IH
和 v
IL
为 一个 输入 信号 是 显示.
图示 6. 输入 信号 度量 references
图示 7
显示 这 定义 的 这 下列的 信号 states:
• 起作用的 状态, 当 一个 总线 或者 信号 是 驱动, 和 enters 一个 低 阻抗 状态.
• 触发-陈述, 当 一个 总线 或者 信号 是 放置 在 一个 高 阻抗 状态.
• 数据 有效的 状态, 当 一个 信号 水平的 有 reached v
OL
或者 v
oh.
• 数据 invalid 状态, 当 一个 信号 水平的 是 在 转变 在 v
OL
和 v
oh.
3.3v
调整器
2.5v
调整器
供应
V
DD
V
ddio,
V
DDA
V
IH
V
IL
下降 时间
输入 信号
便条: 这 中点 是 v
IL
+ (v
IH
–V
IL
)/2.
Midpoint1
低 高
脉冲波 宽度
90%
50%
10%
上升 时间
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
