ics650-05
hdtv 时钟 synthesizer
mds 650-05 一个
3 修订 081199 打印 12/4/00
整体的 电路 系统 • 525 race 街道 • san jose •ca•95126• (408) 295-9800tel • (408) 295-9818fax
初步的
初步的
信息
信息
参数 情况 最小 典型 最大 单位
绝对 最大 比率 (便条 1) 绝对 最大 比率 (便条 1)
供应 电压, vdd 关联 至 地 7 V
输入 和 时钟 输出 关联 至 地 -0.5 vdd+0.5 V
包围的 运行 温度 0 70
°C
焊接 温度 最大值 的 10 秒 260
°C
存储 温度 -65 150
°C
直流 特性 (vdd = 3.3v 或者 5v 除非 指出)直流 特性 (vdd = 3.3v 或者 5v 除非 noted)dc 特性 (vdd = 3.3v 或者 5v 除非 noted)
运行 电压, vdd 3.0 5.5 V
输入 高 电压, vih frs, oe 2 V
输入 低 电压, vil frs, oe 0.8 V
输出 高 电压, voh vdd=3.3v, ioh=-8ma 2.4 V
输出 低 电压, vol vdd=3.3v, iol=8ma 0.4 V
输出 高 电压, voh, vdd = 3.3 或者 5v ioh=-8ma vdd-0.4 V
运行 供应 电流, idd, 在 5v 非 加载 26 毫安
运行 供应 电流, idd, 在 3.3v 非 加载 14 毫安
短的 电路 电流, vdd = 3.3 v 各自 输出 ±50 毫安
输入 电容 除了 x1 7 pF
交流 特性 (vdd = 3.3v 或者 5v 除非 指出)交流 特性 (vdd = 3.3v 或者 5v 除非 noted)
输入 结晶 或者 时钟 频率 27 MHz
输出 clocks 精度 (综合 错误) 所有 clocks 1 ppm
输出 时钟 上升 时间 0.8 至 2.0v 1.5 ns
输出 时钟 下降 时间 2.0 至 0.8v 1.5 ns
输出 时钟 职责 循环 在 vdd/2 40 50 60 %
一个 sigma jitter, aclk vdd= 3.3 v 100 ps
VDD= 5.0 v 40 ps
绝对 时钟 时期 jitter vdd= 3.3 v ±300 ps
VDD= 5.0 v ±200 ps
电的 规格
注释: 1. 压力 在之外 那些 列表 下面 绝对 最大 比率 可以 导致 永久的 损坏 至 这 设备. prolonged
暴露 至 水平 在之上 这 运行 限制 但是 在下 这 绝对 maximums 将 影响 设备 可靠性.
外部 组件
一个 最小 号码 的 外部 组件 是 必需的 为 恰当的 运作. 一个 解耦 电容 的
0.01 µf 应当 是 连接 在 vdd 和 地 在 管脚 4 和 6, 和 16 和 14, 和 一个 33
Ω
terminating 电阻 将 是 使用 在 各自 时钟 输出 如果 这 查出 是 变长 比 1 inch.
: 点此下载
