84326AM
www.icst.com/产品/hiperclocks.html
rev. 一个 march 10, 2003
10
ICS84326
C
RYSTAL
-
至
-3.3v lvpecl
S
ERIAL
一个
TTACHED
scsi c
锁
S
YNTHESIZER
/f
ANOUT
B
UFFER
初步的
ICS84326
R7
通过
C1
VCC
地
C11
C2
C16
U1
C5
Pin1
X1
C6
50 ohm 查出
C3
信号
F
IGURE
5b. ics84326 p.c. b
OARD
L
AYOUT
E
XAMPLE
这 下列的 组件 footprints 是 使用 在 这个 布局
例子:
所有 这 电阻器 和 电容 是 大小 0603.
P
OWER
和
G
ROUNDING
放置 这 解耦 电容 c5, c6 和 c3, 作 关闭 作
可能 至 这 电源 管脚. 如果 空间 准许, placement 的 这
解耦 电容 在 这 组件 一侧 是 preferred. 这个
能 减少 unwanted 电感 在 这 解耦 ca-
pacitor 和 这 电源 管脚 造成 用 这 通过.
maximize 这 电源 和 地面 垫子 sizes 和 号码 的 vias
电容. 这个 能 减少 这 电感 在 这 电源
和 地面 平面 和 这 组件 电源 和 地面 管脚.
这 rc 过滤 consisting 的 r7, c11, 和 c16 应当 是 放置
作 关闭 至 这 v
CCA
管脚 作 可能.
C
锁
T
RACES
和
T
ERMINATION
poor 信号 integrity 能 降级 这 系统 效能 或者
导致 系统 失败. 在 同步的 高-速 数字的 系统,
这 时钟 信号 是 较少 tolerant 至 poor 信号 integrity 比 其它
信号. 任何 ringing 在 这 rising 或者 下落 边缘 或者 过度的 环绕
后面的 能 导致 系统 失败. 这 shape 的 这 查出 和 这
查出 延迟 might 是 restricted 用 这 有 空间 在 这 板
和 这 组件 location. 当 routing 这 查出, 这 时钟
信号 查出 应当 是 routed 第一 和 应当 是 锁 较早的 至
routing 其它 信号 查出.
•
这 差别的 50
Ω
输出 查出 应当 有 这
一样 长度.
•
避免 sharp angles 在 这 时钟 查出. sharp 角度
转变 导致 这 典型的 阻抗 至 改变 在
这 传递 线条.
•
保持 这 时钟 查出 在 这 一样 layer. whenever pos-
sible, 避免 放置 vias 在 这 时钟 查出. placement
的 vias 在 这 查出 能 影响 这 查出 典型的
阻抗 和 hence 降级 信号 integrity.
•
至 阻止 交叉 表达, 避免 routing 其它 信号 查出 在
并行的 和 这 时钟 查出. 如果 运动 并行的 查出 是
unavoidable, 准许 一个 分离 的 在 least 三 查出
widths 在 这 差别的 时钟 查出 和 这 其它
信号 查出.
•
制造 确信 非 其它 信号 查出 是 routed 在 这
时钟 查出 一双.
•
这 相一致 末端 电阻器 应当 是 located 作
关闭 至 这 接受者 输入 管脚 作 可能.
C
RYSTAL
这 结晶 x1 应当 是 located 作 关闭 作 可能 至 这 管脚
20 (xtal1) 和 19 (xtal2). 这 查出 长度 在 这 x1
和 u1 应当 是 保持 至 一个 最小 至 避免 unwanted parasitic
电感 和 电容. 其它 信号 查出 应当 不 是
routed near 这 结晶 查出.
: 点此下载
