84326AM
www.icst.com/产品/hiperclocks.html
rev. 一个 march 10, 2003
7
ICS84326
C
RYSTAL
-
至
-3.3v lvpecl
S
ERIAL
一个
TTACHED
scsi c
锁
S
YNTHESIZER
/f
ANOUT
B
UFFER
初步的
作 在 任何 高 速 相似物 电路系统, 这 电源 供应 管脚
是 vulnerable 至 随机的 噪音. 这 ics84326 提供 sepa-
比率 电源 供应 至 分开 任何 高 切换
噪音 从 这 输出 至 这 内部的 pll. v
CC
, v
CCA
和 v
CCO
应当 是 individually 连接 至 这 电源 供应 平面
通过 vias, 和 绕过 电容 应当 是 使用 为 各自
管脚. 至 达到 最佳的 jitter 效能, 电源 供应 iso-
lation 是 必需的.
图示 1
illustrates 如何 一个 20
Ω
电阻 along
和 一个 10
µ
f 和 一个 .01
µ
f 绕过 电容 应当 是 con-
nected 至 各自 v
CCA
管脚.
P
OWER
S
UPPLY
F
ILTERING
T
ECHNIQUES
F
IGURE
1. p
OWER
S
UPPLY
F
ILTERING
20
Ω
V
CCA
10
µ
F
.01
µ
F
3.3v
.01
µ
F
V
CC
一个
PPLICATION
I
NFORMATION
T
ERMINATION
为
3.3v lvpecl o
UTPUTS
这 时钟 布局 topology 显示 在下 是 一个 典型 termina-
tion 为 3.3v lvpecl 输出. 这 二 不同的 layouts
提到 是 推荐 仅有的 作 指导原则.
fout 和 nfout 是 低 阻抗 追随着 输出 那
发生 ecl/lvpecl 兼容 输出. 因此, termi-
nating 电阻器 (直流 电流 path 至 地面) 或者 电流
来源 必须 是 使用 为 符合实际. 这些 输出 是
F
IGURE
2b. lvpecl o
UTPUT
T
ERMINATION
3.3v
F
输出
F
在
5
2
Z
o
Z
o
5
2
Z
o
3
2
Z
o
3
2
Z
o
= 50
Ω
Z
o
= 50
Ω
F
IGURE
2a. lvpecl o
UTPUT
T
ERMINATION
rtt =
1
(v
OH
+ v
OL
/ v
CC
–
2)
–
2
Z
o
Z
o
= 50
Ω
Z
o
= 50
Ω
50
Ω
50
Ω
RTT
V
CC
- 2v
F
在
F
输出
➤
设计 至 驱动 50
Ω
传递 线条. matched 阻抗
技巧 应当 是 使用 至 maximize 运行
频率 和 降低 信号 扭曲量.
计算数量 2a 和 2b
显示 二 不同的 layouts 这个 是 推荐 仅有的
作 指导原则. 其它 合适的 时钟 layouts 将 exist 和 它
将 是 推荐 那 这 板 designers simulate 至
保证 兼容性 横过 所有 打印 电路 和 时钟
组件 处理 变化.
: 点此下载
