14
整体的
电路
系统, 公司
ICS932S208
0743d—07/07/04
I
2
c 表格: 输出 控制 和 fix 频率 寄存器
管脚 # 名字 控制 函数 T
ype0 1 PWD
位 7
TestClock模式 Test clock 模式 RW Dis能 使能 0
位 6
RESERVED - - - - 0
位 5
fs testmode
fs_一个 和 fs_b
运作
RW 正常的 Test模式 0
位 4
SRC100#
src frequency
选择
RW 100MHz 200MHz 0
位 3
RESERVED - - - - 0
位 2
SSEN
展开 spectrum
使能
RW
展开
止
展开
在
0
位 1
REF1 输出 控制 RW 使不能运转 使能 1
位 0
REF0 输出 控制 RW 使不能运转 使能 1
I
2
c 表格: vendor &放大; 修订 id 寄存器
管脚 # 名字 控制 函数 T
ype0 1 PWD
位 7
RID3 R - - X
位 6
RID2 R - - X
位 5
RID1 R - - X
位 4
RID0 R - - X
位 3
VID3 R - - 0
位 2
VID2 R - - 0
位 1
VID1 R - - 0
位 0
VID0 R - - 1
-
vendor id
-
-
-
B
yte 7
-
修订 id
-
-
-
1
37,38
7,8,9,12,13,14,15,1
8,19,20,22,23,26,27
,29,31,32,37,38,40,
41,43,44,46,47
2
-
40,41,43,44,46,47
1,2,7,8,9,12,13,14,
15,18,19,20,22,23,2
6,27,29,31,32,37,38
,40,41,43,44,46,47
B
yte 6