15
整体的
电路
系统, 公司
ICS932S208
0743d—07/07/04
这 pci_stop# 信号 是 在 一个 起作用的 低 输入 controlling pci 和 src 输出. 如果 pcif (2:0) 和 src clocks 能 是 设置 至
是 自由-运动 通过 i2c 程序编制. 输出 设置 至 是 自由-运动 将 ignore 两个都 这 pci_停止 管脚 和 这
pci_停止 寄存器 位.
pci 停止 符合实际
#pots_icPUPC#向上CCRS#CRS66V3Icp/ficPTod/bsUFERetoN
1lamroNlamroNlamroNlamroNzHM66zHM33zHM84zhm813.41
0lamroNlamroN6*ferI
taolFro
woLzHM66woLzHM84zhm813.41
这 时钟 样本 这 pci_stop# 信号 在 一个 rising 边缘 的 pcif 时钟. 之后 detecting 这 pci_stop# assertion 低, 所有
pci[6:0] 和 stoppable pcif[2:0] clocks 将 获得 低 在 它们的 next 高 至 低 转变. 之后 这 pci clocks 是 latched low,
这 src 时钟, (如果 设置 至 stoppable) 将 获得 高 在 iref * 6 (或者 tristate 如果 字节 2 位 6 = 1) 在之上 它的 next 低 至 高 转变 和
这 src# 将 获得 低 作 显示 在下.
pci_stop#
Tsu
pcif[2:0] 33mhz
pci[6:0] 33mhz
src 100mhz
src# 100mhz
pci_stop# assertion (转变 从 '1' 至 '0')
这 de-assertion 的 这 pci_stop# 信号 是 至 是 抽样 在 这 rising 边缘 的 这 pcif 自由 运动 时钟 domain. 之后
detecting pci_stop# de-assertion, 所有 pci[6:0], stoppable pcif[2:0] 和 stoppable src clocks 将 重新开始 在 一个 glitch 自由
manner.
pci_stop#
Tsu
tdrive_src
pcif[2:0] 33mhz
pci[6:0] 33mhz
src 100mhz
src# 100mhz
pci_stop# - de-assertion
: 点此下载
