16
整体的
电路
系统, 公司
ICS932S208
0743d—07/07/04
pd# 是 一个 异步的 起作用的 低 输入 使用 至 shut 止 所有 clocks 整洁地 较早的 至 时钟 电源.
当 pd# 是 asserted 低 所有 clocks 将 是 驱动 低 在之前 turning 止 这 vco. 在 pd# de-assertion 所有 clocks 将 开始
没有 glitches.
pd#, 电源 向下
#NWDRWPUPC#向上CCRS#CRS66V3Icp/ficPTod/bsUFERetoN
1lamroNlamroNlamroNlamroNzHM66zHM33zHM84zhm813.41
0ro2*ferI
taolF
taolF2*ferI
taolFro
taolFwoLwoLwoLwoL
注释:
1. 谈及 至 tristate 控制 的 cpu 和 src clocks 在 部分 7.7 为 tristate 定时 和 运作.
2. 谈及 至 控制 寄存器 在 部分 16 为 cpu_停止, src_停止 和 pwrdwn smbus tristate 控制 地址.
pd# 应当 是 抽样 低 用 2 consecutive cpu# rising edges 在之前 stopping clocks. 所有 单独的 结束 clocks 将 是
使保持 低 在 它们的 next 高 至 低 转变.
所有 差别的 clocks 将 是 使保持 高 在 这 next 高 至 低 转变 的 这 complimentary 时钟. 如果 这 控制 register
determining 至 驱动 模式 是 设置 至 '触发-状态', 这 差别的 一双 将 是 stopped 在 触发-状态 模式, undriven.
当 这 驱动 模式 但是 相应的 至 这 cpu 或者 src 时钟 的 interest 是 设置 至 '0' 这 真实 时钟 将 是 驱动 高 在
2 x iref 和 这 complementary 时钟 将 是 tristated. 如果 这 控制 寄存器 是 编写程序 至 '1' 两个都 clocks 将 是 tristated.
PWRDWN#
cpu, 133mhz
cpu#, 133mhz
src, 100mhz
src#, 100mhz
3v66, 66mhz
usb, 48mhz
pci, 33mhz
ref, 14.31818
pd# assertion
: 点此下载
