17
整体的
电路
系统, 公司
ICS932S208
0743d—07/07/04
这 时间 从 这 de-assertion 的 pd# 或者 直到 电源 供应 ramps 至 得到 稳固的 clocks 将 是 较少 比 1.8ms. 如果 这 驱动
模式 控制 位 为 pd# tristate 是 编写程序 至 '1' 这 stopped 差别的 一双 必须 第一 是 驱动 高 至 一个 最小 的
200mv 在 较少 比 300
µ
s 的 pd# deassertion.
PWRDWN#
Tstable
<1.8ms
tdrive_pwrdwn#
<300
µ
s, >200mv
cpu, 133mhz
cpu#, 133mhz
src, 100mhz
src# 100mhz
3v66, 66mhz
usb, 48mhz
pci, 33mhz
ref, 14.31818
pd# de-assertion
这 3v66_4/vch 管脚 能 是 配置 至 是 一个 66.66mhz modulated 输出 或者 一个 非-展开 48mhz 输出. 这 default 是
3v66 时钟. 这 切换 是 控制 用 字节 5 位 5. 如果 它 是 设置 至 '1' 这个 管脚 将 输出 这 48mhz vch 时钟. 这 output
将 go 低 在 这 下落 边缘 的 3v66 为 一个 最小 的 7.49ns. 然后 这 输出 将 转变 至 48mhz 在 这 next rising
边缘 的 点_48 时钟.
3V66
3v66_4/vch
点_48
7.49ns 最小值
3v66_4/vch 管脚 符合实际
: 点此下载
