首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:993204
 
资料名称:IDT72V275L15PF
 
文件大小: 213K
   
说明
 
介绍:
3.3 VOLT CMOS SuperSync FIFO
 
 


: 点此下载
  浏览型号IDT72V275L15PF的Datasheet PDF文件第13页
13
浏览型号IDT72V275L15PF的Datasheet PDF文件第14页
14
浏览型号IDT72V275L15PF的Datasheet PDF文件第15页
15
浏览型号IDT72V275L15PF的Datasheet PDF文件第16页
16

17
浏览型号IDT72V275L15PF的Datasheet PDF文件第18页
18
浏览型号IDT72V275L15PF的Datasheet PDF文件第19页
19
浏览型号IDT72V275L15PF的Datasheet PDF文件第20页
20
浏览型号IDT72V275L15PF的Datasheet PDF文件第21页
21
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
17
商业的 和 工业的 温度 范围idt72v275/72v285
图示 9. 写 定时 (第一 文字 下降 通过 模式)
注释:
1. t
SKEW3
是 这 最小 时间 在 一个 rising wclk 边缘 和 一个 rising rclk 边缘 至 保证 那
或者
将 go 低 之后 二 rclk 循环 加 t
REF
. 如果 这 时间 在 这 rising 边缘 的 wclk 和 这 rising 边缘 的 rclk
是 较少 比 t
SKEW3
, 然后
或者
assertion 将 是 delayed 一个 extra rclk 循环.
2. t
SKEW2
是 这 最小 时间 在 一个 rising wclk 边缘 和 一个 rising rclk 边缘 至 保证 那
PAE
将 go 高 之后 一个 rclk 循环 加 t
PAE
. 如果 这 时间 在 这 rising 边缘 的 wclk 和 这 rising 边缘 的 rclk
是 较少 比 t
SKEW2
, 然后 这
PAE
deassertion 将 是 delayed 一个 extra rclk 循环.
3.
LD
= 高,
OE
= 低
4. n =
PAE
补偿, m =
PAF
补偿 和 d = 最大 先进先出 depth.
5. d = 32,769 为 idt72v275 和 65,537 为 idt72v285.
6. 第一 文字 latency: 60ns + t
REF
+ 2*t
RCLK
.
W
1
W
2
W
4
W
[n +2]
W
[d-m-1]
W
[d-m-2]
W
[d-1]
W
D
W
[n+3]
W
[n+4]
W
[d-m]
W
[d-m+1]
WCLK
WEN
D
0
- d
17
RCLK
t
DH
t
DS
t
ENS
t
SKEW3
(1)
REN
Q
0
- q
17
PAF
HF
PAE
IR
t
DS
t
DS
t
DS
t
SKEW2
t
一个
t
REF
或者
t
PAE
t
HF
t
PAF
t
WFF
W
[d-m+2]
W
1
t
ENH
4512 drw 12
数据 在 输出 寄存器
(2)
W
3
1
2
3
1
d-1
][
W
d-1
][
W
d-1
][
W
1
2
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com