规格
isplsi 5128ve
7
global 时钟 分发
这 isplsi 5000ve 家族 有 四 专心致志的 时钟 输入
管脚: clk0 - clk3. clk0 输入 是 使用 作 这 专心致志的
主控 时钟 那 有 这 最低 内部的 时钟 skew 和
非 时钟 倒置 至 维持 这 fastest 内部的 时钟
速. 这 时钟 倒置 是 有 在 这 remaining
clk1 - clk3 信号. 用 分享 这 管脚 和 这 i/o
管脚, clk2 和 clk3 能 不 仅有的 是 inverted 但是 是
也 有 为 逻辑 implementation 通过 grp
信号 routing. 图示 5 显示 这些 不同的 时钟
分发 选项.
图示 5. isplsi 5000ve global 时钟 结构
CLK0
CLK1
clk 0
(专心致志的 管脚)
clk 1
(专心致志的 管脚)
io/clk 2
(shared 管脚)
io/clk 3
(shared 管脚)
CLK2
CLK3
至/从 grp
global 重置
重置
(专心致志的 管脚)
至/从 grp
io0/toe
(shared 管脚)
TOE
至/从 grp