首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:998251
 
资料名称:LC4256ZC-75T100C
 
文件大小: 851K
   
说明
 
介绍:
3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs
 
 


: 点此下载
  浏览型号LC4256ZC-75T100C的Datasheet PDF文件第27页
27
浏览型号LC4256ZC-75T100C的Datasheet PDF文件第28页
28
浏览型号LC4256ZC-75T100C的Datasheet PDF文件第29页
29
浏览型号LC4256ZC-75T100C的Datasheet PDF文件第30页
30

31
浏览型号LC4256ZC-75T100C的Datasheet PDF文件第32页
32
浏览型号LC4256ZC-75T100C的Datasheet PDF文件第33页
33
浏览型号LC4256ZC-75T100C的Datasheet PDF文件第34页
34
浏览型号LC4256ZC-75T100C的Datasheet PDF文件第35页
35
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
lattice 半导体 ispmach 4000v/b/c/z 家族 数据 薄板
31
ispmach 4000z 内部的 定时 参数
在 推荐 运行 情况
参数 描述
-35 -37 -42
unitsmin. 最大值 最小值 最大值 最小值 最大值
在/输出 延迟
t
输入 缓存区 延迟 0.75 0.80 0.75 ns
t
GOE
global oe 管脚 延迟 2.25 2.25 2.30 ns
t
gclk_在
global 时钟 输入 缓存区 延迟 1.60 1.60 1.95 ns
t
BUF
延迟 通过 输出 缓存区 0.75 0.90 0.90 ns
t
EN
输出 使能 时间 2.25 2.25 2.50 ns
t
DIS
输出 使不能运转 时间 1.35 1.35 2.50 ns
routing/glb 延迟
t
ROUTE
延迟 通过 grp 1.60 1.60 2.15 ns
t
MCELL
macrocell 延迟 0.65 0.75 0.85 ns
t
INREG
输入 缓存区 至 macrocell 寄存器 延迟 0.91 1.00 1.00 ns
t
FBK
内部的 反馈 延迟 0.05 0.00 0.00 ns
t
PDb
5-pt 绕过 传播 延迟 0.40 0.40 0.40 ns
t
PDi
macrocell 传播 延迟 0.25 0.25 0.65 ns
寄存器/获得 延迟
t
S
d-寄存器 建制 时间 (global 时钟) 0.80 0.95 0.90 ns
t
s_pt
d-寄存器 建制 时间 (产品 期 时钟) 1.35 1.95 1.90 ns
t
ST
t-寄存器 建制 时间 (global 时钟) 1.00 1.15 1.10 ns
t
st_pt
t-寄存器 建制 时间 (产品 期 时钟) 1.55 1.75 2.10 ns
t
H
d-寄存器 支撑 时间 1.40 1.55 1.80 ns
t
HT
t-resister 支撑 时间 1.40 1.55 1.80 ns
t
SIR
d-输入 寄存器 建制 时间 (global 时钟) 0.94 0.90 1.50 ns
t
sir_pt
d-输入 寄存器 建制 时间 (产品 期 时钟) 1.45 1.45 1.45 ns
t
HIR
d-输入 寄存器 支撑 时间 (global 时钟) 1.06 1.20 1.10 ns
t
hir_pt
d-输入 寄存器 支撑 时间 (产品 期 时钟) 0.88 1.00 1.00 ns
t
COi
寄存器 时钟 至 输出/反馈 mux 时间 0.65 0.70 0.65 ns
t
CES
时钟 使能 建制 时间 1.00 2.00 2.00 ns
t
CEH
时钟 使能 支撑 时间 0.00 0.00 0.00 ns
t
SL
获得 建制 时间 (global 时钟) 0.80 0.95 0.90 ns
t
sl_pt
获得 建制 时间 (产品 期 时钟) 1.55 1.95 1.90 ns
t
HL
获得 支撑 时间 1.40 1.80 1.80 ns
t
GOi
获得 门 至 输出/反馈 mux 时间 0.40 0.33 0.33 ns
t
PDLi
传播 延迟 通过 transparent 获得 至 输出/
反馈 mux
0.30 0.25 0.25 ns
t
SRi
异步的 重置 或者 设置 至 输出/反馈 mux 延迟 0.28 0.28 1.27 ns
t
SRR
异步的 重置 或者 设置 恢复 延迟 2.00 1.67 1.80 ns
控制 延迟
t
BCLK
glb pt 时钟 延迟 1.30 1.50 1.55 ns
t
PTCLK
macrocell pt 时钟 延迟 1.50 1.70 1.55 ns
t
BSR
glb pt 设置/重置 延迟 1.10 1.83 1.83 ns
t
PTSR
macrocell pt 设置/重置 延迟 1.22 2.02 1.83 ns
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com