



兼容于 IEEE 802.3af 标准的 以太网供电受电设备接口/PWM 控制器

概述

MAX5941A/MAX5941B 是一款高度集成的电源 IC，适用于以太网供电 (PoE) 系统中的受电设备 (PD)。MAX5941A/MAX5941B 提供一个 PD 接口和一个紧凑的 DC-DC PWM 控制器，可用于隔离或非隔离式的反激和正激转换器。

MAX5941A/MAX5941B 的 PD 接口符合 IEEE 802.3af 标准，可以为 PD 提供侦测特征信号、分级特征信号和一个具有可编程浪涌电流控制功能的集成隔离开关。这两款芯片还具有宽滞回的供电模式欠压锁定 (UVLO) 以及“电源好”状态输出等功能。

MAX5941A/MAX5941B 还集成了实现 DC-DC 固定频率隔离电源所需的全部单元电路。这些器件为电流模式控制器，带有集成的高压启动电路，适合于电信/工业电压范围的隔离电源。高压启动电路使 PWM 控制器在启动期间能够直接从 18V 至 67V 的输入获得供电。开关频率在内部微调至 275kHz ±10%，因而缩小了磁性和滤波元件。MAX5941A 的最大占空比为 85%，可用于反激式转换器。MAX5941B 将工作占空比限制在 50% 以内，适合用在单端正激式转换器中。MAX5941A/MAX5941B 可用于 PD 之前带或不带二级管整流桥的设计中。

MAX5941A/MAX5941B 采用 16 引脚 SO 封装。

应用

- IP 电话
- 无线接入点
- 因特网设备
- 计算机电话
- 安全摄像机
- 以太网供电 / MDI 供电中的受电设备


特性

- ◆ 受电设备接口
 - 完全集成的、符合 IEEE802.3af 标准的 PD 接口
 - PD 侦测及可编程分级特征信号
 - 侦测期间的漏电流失调小于 10µA
 - 集成了用于隔离和限制浪涌电流的 MOSFET
 - 提供内部隔离 FET 的栅极输出，允许从外部对其进行控制
 - 可编程的浪涌电流控制
 - 可编程欠压锁定
- ◆ PWM 控制器
 - 宽输入范围：18V 至 67V
 - 电流模式控制
 - 前沿消隐
 - 内部微调的 275kHz ±10% 振荡器
 - 软启动

定购信息

PART	TEMP RANGE	PIN-PACKAGE	MAX DUTY CYCLE (%)
MAX5941AESE	-40°C to +85°C	16 SO	85
MAX5941ACSE	0°C to +70°C	16 SO	85
MAX5941BESE	-40°C to +85°C	16 SO	50
MAX5941BCSE	0°C to +70°C	16 SO	50

引脚配置



典型工作电路在本数据资料末尾



Maxim Integrated Products 1

本文是 Maxim 正式英文资料的译文，Maxim 不对翻译中存在的差异或由此产生的错误负责。请注意译文中可能存在文字组织或翻译错误，如需确认任何词语的准确性，请参考 Maxim 提供的英文版资料。

索取免费样品和最新版的数据资料，请访问 Maxim 的主页：www.maxim-ic.com.cn。

MAX5941A/MAX5941B

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

ABSOLUTE MAXIMUM RATINGS

(All voltages are referenced to V _{EE} , unless otherwise noted.)	
GND.....	-0.3V to +80V
OUT, PGOOD.....	-0.3V to (GND + 0.3V)
RCL, GATE.....	-0.3V to +12V
UVLO.....	-0.3V to +8V
PGOOD to OUT.....	-0.3V to (GND + 0.3V)
V+ to V-.....	-0.3V to +80V
VDD to V-.....	-0.3V to +40V
VCC to V-.....	-0.3V to +12.5V
OPTO, NDRV, SS_SHDN, CS to V-.....	-0.3V to (V _{CC} + 0.3V)
Maximum Input/Output Current (Continuous)	
OUT to V _{EE}	500mA
GND, RCL to V _{EE}	70mA

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{IN} = (GND - V_{EE}) = 48V, GATE = PGOOD = PGOOD = OPEN, V- tied to OUT, V+ tied to GND, UVLO = V_{EE}, TA = T_{MIN} to +T_{MAX}, unless otherwise noted. Typical values are at TA = +25°C. All voltages are referenced to V_{EE}, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS	
PD INTERFACE								
DETECTION MODE								
Input Offset Current	I _{OFFSET}	V _{IN} = 1.4V to 10.1V, GND = V- = OUT = V+ (Note 2)		10		μA		
Effective Differential Input Resistance	dR	V _{IN} = 1.4V up to 10.1V with 1V step, OUT = <u>PGOOD</u> = GND = OUT = V+ (Note 3)		550		kΩ		
CLASSIFICATION MODE								
Classification Current Turn-Off Threshold	V _{TH,CLSS}	V _{IN} rising (Note 4)		20.8	21.8	22.5	V	
Classification Current (Notes 5, 6)	I _{CLASS}	V _{IN} = 12.6V to 20V, R _{DISC} = 25.5kΩ	Class 0, RCL = 10kΩ	0	2		mA	
			Class 1, RCL = 732Ω	9.17	11.83			
			Class 2, RCL = 392Ω	17.29	19.71			
			Class 3, RCL = 255Ω	26.45	29.55			
			Class 4, RCL = 178Ω	36.6	41.4			
POWER MODE								
Operating Supply Voltage	V _{IN}	V _{IN} = (GND - V _{EE})		67		V		
Operating Supply Current	I _{IN}	Measure at GND, not including R _{DISC}		0.4	1	mA		
Default Power Turn-On Voltage	V _{UVLO, ON}	V _{IN} increasing, UVLO = V _{EE}		37.4	38.6	40.1	V	
Default Power Turn-Off Voltage	V _{UVLO, OFF}	V _{IN} decreasing, UVLO = V _{EE}		30		V		
Default Power Turn-On/Off Hysteresis	V _{HYST, UVLO}			7.4		V		
External UVLO Programming Range	V _{IN,EX}	Set UVLO externally (Note 7)		12	67	V		
UVLO External Reference Voltage	V _{REF, UVLO}	V _{UVLO} increasing		2.400	2.460	2.522	V	

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

ELECTRICAL CHARACTERISTICS (continued)

($V_{IN} = (GND - V_{EE}) = 48V$, GATE = $\overline{PGOOD} = PGOOD = OPEN$, V_- tied to OUT, V_+ tied to GND, UVLO = V_{EE} , $T_A = T_{MIN}$ to $+T_{MAX}$, unless otherwise noted. Typical values are at $T_A = +25^\circ C$. All voltages are referenced to V_{EE} , unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
UVLO External Reference Voltage Hysteresis	HYST	Ratio to $V_{REF,UVLO}$	19.2	20	20.9	%	
UVLO Bias Current	I _{UVLO}	UVLO = 2.460V	-1.5		+1.5	μA	
UVLO Input Ground Sense Threshold	V _{TH,G,UVLO}	(Note 8)	50		440	mV	
UVLO Input Ground Sense Glitch Rejection		UVLO = V_{EE}		7		μs	
Power Turn-Off Voltage, Undervoltage Lockout Deglitch Time	t _{OFF_DLY}	V_{IN}, V_{UVLO} falling (Note 9)	0.32			ms	
Isolation Switch N-Channel MOSFET On-Resistance	R _{ON}	Output current = 300mA, $V_{GATE} = 5.6V$, measured between OUT and V_{EE}	$T_A = +25^\circ C$ (Note 11)	0.6	1.1	Ω	
				0.8	1.5		
Isolation Switch N-Channel MOSFET Off-Threshold Voltage	V _{GSTH}	OUT = GND, $V_{GATE} - V_{EE}$, output current < 1μA	0.5			V	
GATE Pulldown Switch Resistance	R _G	Power-off mode, $V_{IN} = 12V$, UVLO = V_{EE}	38	80		Ω	
GATE Charging Current	I _G	$V_{GATE} = 2V$	5	10	15	μA	
GATE High Voltage	V _{GATE}	I _{GATE} = 1μA	5.58	5.76	5.93	V	
PGOOD, \overline{PGOOD} Assertion V _{OUT} Threshold	V _{OUTEN}	V _{OUT} - V_{EE} , $ V_{OUT} - V_{EE} $ decreasing, $V_{GATE} = 5.75V$ Hysteresis	$T_A = +25^\circ C$ (Note 11)	1.15	1.23	1.31	V
				70			mV
PGOOD, \overline{PGOOD} Assertion V _{GATE} Threshold	V _{GSEN}	(GATE - V_{EE}) increasing, OUT = V_{EE} Hysteresis	$T_A = +25^\circ C$ (Note 11)	4.62	4.76	4.91	V
				80			mV
PGOOD Output Low Voltage		I _{SINK} = 2mA (Note 10)			0.4	V	
PGOOD Output Low Voltage	V _{OLDCDC}	I _{SINK} = 2mA, OUT ≤ (GND - 5V) (Note 10)			0.2	V	
PGOOD Leakage Current		GATE = high, GND - V _{OUT} = 67V (Note 10)			1	μA	
PGOOD Leakage Current		GATE = V_{EE} , $\overline{PGOOD} - V_{EE} = 67V$ (Note 10)			1	μA	

ELECTRICAL CHARACTERISTICS (PWM Controller)

(All voltages referenced to V_- . $V_{DD} = 13V$, a 10μF capacitor connects V_{CC} to V_- , $V_{CS} = V_-$, $V_+ = 48V$, 0.1μF capacitor connected to SS_SHDN, NDRV = open circuit, OPTO = V_- , $T_A = T_{MIN}$ to $+T_{MAX}$, unless otherwise noted. Typical values are at $T_A = +25^\circ C$.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SUPPLY CURRENT						
V ₊ Supply Current	I _{V+(NS)}	$V_{DD} = 0V$, $V_+ = 67V$, driver not switching	0.85	1.3		mA
	I _{V+(S)}	$V_+ = 67V$, $V_{DD} = 0V$, $V_{OPTO} = 4V$, driver switching	1.4	2.6		
V ₊ Supply Current After Startup		$V_+ = 67V$, $V_{DD} = 13V$, $V_{OPTO} = 4V$	11			μA
V _{DD} Supply Current	I _{VDD(NS)}	$V_{DD} = 36V$, driver not switching	0.9	1.3		mA
	I _{VDD(S)}	$V_{DD} = 36V$, driver switching, $V_{OPTO} = 4V$	1.9	2.7		

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

ELECTRICAL CHARACTERISTICS (PWM Controller) (continued)

(All voltages referenced to V-. V_{DD} = 13V, a 10µF capacitor connects V_{CC} to V-, V_{CS} = V-, V₊ = 48V, 0.1µF capacitor connected to SS_SHDN, NDRV = open circuit, OPTO = V-, T_A = T_{MIN} to +T_{MAX}, unless otherwise noted. Typical values are at T_A = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
V+ Shutdown Current		V _{SS_SHDN} = 0V, V ₊ = 67V		190	290	µA
V _{DD} Shutdown Current		V _{SS_SHDN} = 0V		8	20	µA
PREREGULATORS/STARTUP						
V+ Input Voltage			18	67		V
V _{DD} Supply Voltage			13	36		V
INTERNAL REGULATORS						
V _{CC} Output Voltage		Powered from V+, I _{CC} = 7.5mA, V _{DD} = 0V	7.5	9.8	12	V
		Powered from V _{DD} , I _{CC} = 7.5mA	9.0	10.0	11.0	
V _{CC} Undervoltage Lockout	V _{CC_UVLO}	V _{CC} falling		6.6		V
OUTPUT DRIVER						
Peak Source Current		V _{CC} = 11V (externally forced)	570			mA
Peak Sink Current		V _{CC} = 11V (externally forced)	1000			mA
NDRV High-Side Driver Resistance	R _{OH}	V _{CC} = 11V, externally forced, NDRV sourcing 50mA		4	12	Ω
NDRV Low-Side Driver Resistance	R _{OL}	V _{CC} = 11V, externally forced, NDRV sinking 50mA		1.6	4	Ω
PWM COMPARATOR						
OPTO Input Bias Current		V _{OPTO} = V _{SS_SHDN}	-1.00	+1.00		µA
OPTO Control Range			2	3		V
Slope Compensation	V _{SCOMP}	MAX5941A		26		mV/µs
THERMAL SHUTDOWN						
Thermal Shutdown Temperature				150		°C
Thermal Hysteresis				25		°C
CURRENT LIMIT						
CS Threshold Voltage	V _{ILIM}	V _{OPTO} = 4V	419	465	510	mV
CS Input Bias Current		0V ≤ V _{CS} ≤ 2V, V _{OPTO} = 4V	-1	+1		µA
Current-Limit Comparator Propagation Delay		25mV overdrive on CS, V _{OPTO} = 4V		180		ns
CS Blanking Time		V _{OPTO} = 4V		70		ns
OSCILLATOR						
Clock Frequency Range		V _{OPTO} = 4V	235	275	314	kHz
Max Duty Cycle		MAX5941A, V _{OPTO} = 4V	75	85		%
		MAX5941B, V _{OPTO} = 4V	44	50		
SOFT-START						
SS Source Current	I _{SSO}	V _{SS_SHDN} = 0V	2.0	4.6	6.5	µA
SS Sink Current			1			mA
Peak Soft-Start Voltage Clamp		No external load	2.331	2.420	2.500	V
Shutdown Threshold		V _{SS_SHDN} falling (Note 11)	0.25	0.37	0.41	V
		V _{SS_SHDN} rising (Note 11)	0.53	0.59	0.65	

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

- Note 1:** All min/max limits for the PD interface are production tested at +85°C (extended grade)/+70°C (commercial grade). Limits at +25°C and -40°C are guaranteed by design. All PWM controller min/max limits are 100% production tested at +25°C and +85°C (extended grade)/+70°C (commercial grade). Limits at -40°C are guaranteed by design, unless otherwise noted.
- Note 2:** The input offset current is illustrated in Figure 1.
- Note 3:** Effective differential input resistance is defined as the differential resistance between GND and V_{EE} without any external resistance.
- Note 4:** Classification current is turned off whenever the IC is in power mode.
- Note 5:** See Table 2 in the *PD Classification Mode* section. R_{DISC} and R_{CCL} must be 100ppm or better.
- Note 6:** See *Thermal Dissipation* section for details.
- Note 7:** When UVLO is connected to the midpoint of an external resistor-divider with a series resistance of 25.5kΩ (±1%), the turn-on threshold set point for the power mode is defined by the external resistor-divider. Make sure the voltage on the UVLO pin does not exceed its maximum rating of 8V when V_{IN} is at the maximum voltage.
- Note 8:** When the V_{UVLO} is below V_{TH}, G, UVLO, the MAX5941 sets the turn-on voltage threshold internally (V_{UVLO,ON}).
- Note 9:** An input voltage or V_{UVLO} glitch below their respective thresholds shorter than or equal to t_{OFF_DLY} does not cause the MAX5941A/MAX5941B to exit power-on mode (as long as the input voltage remains above an operable voltage level of 12V).
- Note 10:** PGOOD references to OUT while $\overline{\text{PGOOD}}$ references to V_{EE}.
- Note 11:** Guaranteed by design.













图 1、等效差分输入电阻 / 失调电流

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

典型工作特性








($V_{IN} = (GND - V_{EE}) = 48V$, GATE = \overline{PGOOD} = PGOOD = OUT = OPEN, UVLO = V_{EE} , $V_{DD} = 13V$, NDRV floating, $T_A = T_{MIN}$ to T_{MAX} . Typical values are at $T_A = +25^\circ C$. All voltages are referenced to V_{EE} (for graphs 1–11 in the *Typical Operating Characteristics*), all voltages are referenced to V_- (for graphs 12–30 in the *Typical Operating Characteristics*), unless otherwise noted.)



兼容于 IEEE 802.3af 标准的 以太网供电受电设备接口/PWM 控制器

典型工作特性 (续)









($V_{IN} = (GND - V_{EE}) = 48V$, GATE = \overline{PGOOD} = PGOOD = OUT = OPEN, UVLO = V_{EE} , $V_{DD} = 13V$, NDRV floating, $T_A = T_{MIN}$ to T_{MAX} . Typical values are at $T_A = +25^\circ C$. All voltages are referenced to V_{EE} (for graphs 1–11 in the *Typical Operating Characteristics*), all voltages are referenced to V_- (for graphs 12–30 in the *Typical Operating Characteristics*), unless otherwise noted.)



兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

典型工作特性(续)







($V_{IN} = (GND - V_{EE}) = 48V$, GATE = \overline{PGOOD} = PGOOD = OUT = OPEN, UVLO = V_{EE} , $V_{DD} = 13V$, NDRV floating, $T_A = T_{MIN}$ to T_{MAX} . Typical values are at $T_A = +25^\circ C$. All voltages are referenced to V_{EE} (for graphs 1–11 in the *Typical Operating Characteristics*), all voltages are referenced to V_- (for graphs 12–30 in the *Typical Operating Characteristics*), unless otherwise noted.)



兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

典型工作特性 (续)

($V_{IN} = (GND - V_{EE}) = 48V$, GATE = $\overline{PGOOD} = PGOOD = OUT = OPEN$, UVLO = V_{EE} , $V_{DD} = 13V$, NDRV floating, $T_A = T_{MIN}$ to T_{MAX} . Typical values are at $T_A = +25^{\circ}\text{C}$. All voltages are referenced to V_{EE} (for graphs 1–11 in the *Typical Operating Characteristics*), all voltages are referenced to V_- (for graphs 12–30 in the *Typical Operating Characteristics*), unless otherwise noted.)



兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

引脚说明

引脚	名称	功能
1	V ₊	高压启动输入。参照至 V ₋ 。直接连接到 18V 至 67V 范围的输入电压。内部连接到一个高压线性稳压器，产生启动期间的 V _{CC} 。连接 V ₊ 到 GND。
2	V _{DD}	线调节器输入。参照至 V ₋ 。V _{DD} 是 V _{CC} 线性稳压器的输入。对于低于 36V 的电源电压，可将 V _{DD} 与 V ₊ 连接至电源。对于高于36V的电源，V _{DD} 从变压器的第三绕组获取能量，接受13V至36V的电压。用一个 4.7 μ F电容旁路 V _{DD} 至 V ₋ 。
3	OPTO	光耦输入。参照至 V ₋ 。该输入引脚的控制电压范围为 2V 至 3V。
4	SS_SHDN	软启动定时电容连接端。参照至 V ₋ 。爬升至满电流限的时间约为 0.45ms/nF。与 V ₋ 之间连接一只最小 10nF 的旁路电容。电容上呈现 2.4V 的基准电压。将 SS_SHDN下拉到 0.25V 以下可禁止 PWM控制器。连接到 PGOOD 可自动由 PD 接口激活 PWM控制器。
5	UVLO	供电模式欠压锁定编程输入。参照至 V _{EE} 。UVLO 高于门限时进入供电模式。UVLO 连接至 V _{EE} 时采用缺省欠压锁定门限。UVLO 连接至外部电阻分压器可在外部设定门限。外部电阻的串联电阻总和应为 25.5k Ω ($\pm 1\%$)，取代侦测电阻。要保持器件处于欠压锁定状态，可将 UVLO 拉到 V _{TH,G,UVLO} 至 V _{REF,UVLO} 之间。
6	RCL	分级设置。参照至 V _{EE} 。在 RCL 与 V _{EE} 之间连接一个电阻来设定 PD 分级(参见表 1 和表 2)。
7	GATE	内部 N 沟道功率 MOSFET 的栅极。参照至 V _{EE} 。当器件进入供电模式时 GATE 会输出 10 μ A 电流。在 GATE 和 V _{OUT} 间外接一只 100V 陶瓷电容可调节浪涌电流。将 GATE 拉至 V _{EE} 可关断内部 MOSFET。GATE 拉至 V _{EE} 不影响侦测和分级功能。
8	V _{EE}	电源负输入。集成隔离 N 沟道功率 MOSFET 的源极。V _{EE} 接至 -48V。
9	OUT	输出电压。参照至 V _{EE} 。集成隔离 N 沟道功率 MOSFET 的漏极。OUT接至 V ₋ 。
10	PGOOD	“电源好”指示器输出。高有效，漏极开路。PGOOD 参照至 OUT。当 V _{OUT} 与 V _{EE} 之差在 1.2V 以内且 GATE 比 V _{EE} 高 5V 以上时，PGOOD 进入高阻态。否则 PGOOD 被拉至 OUT(假定 V _{OUT} 至少比 GND 低 5V)。将 PGOOD 直接连接(无需外部上拉)至 SS_SHDN 可使能 / 禁止 PWM控制器。
11	$\overline{\text{PGOOD}}$	“电源好”指示器输出。低有效，漏极开路。 $\overline{\text{PGOOD}}$ 参照至 V _{EE} 。当 V _{OUT} 与 V _{EE} 之差在 1.2V 以内且 GATE 比 V _{EE} 高 5V 以上时， $\overline{\text{PGOOD}}$ 被拉至 V _{EE} 。否则 $\overline{\text{PGOOD}}$ 为高阻态
12	GND	接地。参照至 V _{EE} 。GND 为正输入电源。连接至 V ₊ 。
13	CS	电流检测输入。参照至 V ₋ 。当 V _{CS} 上升至 465mV 以上时关闭功率开关，实现逐周期限流。CS 也是电流模式控制器的反馈。CS 经过前沿消隐电路接至 PWM控制器。
14	V ₋	V ₋ 为 PWM控制器的接地端。连接至 GND。
15	NDRV	栅极驱动。参照至 V ₋ 。驱动外部高压 N 沟道功率 MOSFET。
16	V _{CC}	经过稳压的 IC 电源。参照至 V ₋ 。为 MAX5941_ 提供电源。正常工作时 V _{CC} 由 V _{DD} 调节得到，启动时则由 V ₊ 调节得到。用一只 10 μ F钽电容和一只 0.1 μ F陶瓷电容并联旁路 V _{CC} 至 V ₋ 。

兼容于 IEEE 802.3af 标准的 以太网供电受电设备接口/PWM 控制器

表 1. PD 功率分级/ R_{CL} 选择

CLASS	USAGE	$R_{CL} (\Omega)$	MAXIMUM POWER USED BY PD (W)
0	Default	10k	0.44 to 12.95
1	Optional	732	0.44 to 3.84
2	Optional	392	3.84 to 6.49
3	Optional	255	6.49 to 12.95
4	Not allowed	178	Reserved*

* 分级 4 留作将来使用。

详细说明

MAX5941A/MAX5941B 是一款高度集成的电源 IC，适用于以太网供电 (PoE) 系统中的受电设备 (PD)。MAX5941A/MAX5941B 提供一个 PD 接口和一个紧凑的 DC-DC PWM 控制器，可用于隔离或非隔离的反激和正激转换器。

MAX5941A/MAX5941B 的 PD 接口符合 IEEE 802.3af 标准，可以为 PD 提供侦测特征信号、分级特征信号和一个具有可编程浪涌电流控制功能的集成隔离开关。这两款芯片还具有宽滞回的供电模式欠压锁定 (UVLO) 以及“电源好”状态输出等功能。

在侦测和分级期间，集成的 MOSFET 提供 PD 隔离。MAX5941A/MAX5941B 保证侦测阶段的泄漏电流失调小于 $10\mu A$ 。可编程限流功能可防止上电期间产生很高的浪涌电流。这些器件的供电模式 UVLO 具有宽滞回和长故障消隐时间等特性，以补偿电压在双绞电缆上的阻性衰减，并确保系统在侦测、分级和上/掉电诸状态间无扰动地转换。MAX5941A/MAX5941B 同时提供高有效 (PGOOD) 和低有效 (PGOOD) 的“电源好”输出。两种器件都可提供可调节的 UVLO 门限，并具有一个兼容于 802.3af 标准的缺省值。MAX5941A/MAX5941B 可工作于 PD 前带有或不带二级管桥的设计中。

MAX5941A/MAX5941B 中的 PWM 电流模式控制器可用于设计反激或正激式电源。电流模式简化了控制环的设计，同时提高了环路的稳定性。集成的高压启动调节器允许器件直接连接至输入电源，而无须外接启动电阻。内部调节器提供的电流使控制器启动并开始工作。一旦第三绕组的电压建立起来，内部调节器就被关闭，而由第三绕组提供 PWM 控制器运行所需的偏置电流。内部振荡器被设定在 275kHz ，并被微调至额定值的 $\pm 10\%$ 以内。这样就允许使用比较小的磁性元件以缩小印制板空间。MAX5941A 和

MAX5941B 都能用在提供多路输出电压的电源中。PWM 控制器的功能框图如图 4 所示。正激和反激拓扑的典型应用电路分别如图 5 和图 6 所示。

受电设备接口 工作模式

MAX5941A/MAX5941B 中的受电设备 (PD) 前端部分根据不同的输入电压 ($V_{IN} = GND - V_{EE}$)，有三种不同的工作模式：PD 侦测、PD 分级和 PD 供电模式。所有电压门限的设计均适应于带或不带二极管桥的工作情况，同时依旧符合 IEEE802.3af 标准 (请参见应用电路 1)。

侦测模式 ($1.4V \leq V_{IN} \leq 10.1V$)

侦测模式下，供电设备 (PSE) 向 V_{IN} 施加两种 $1.4V$ 至 $10.1V$ 范围内的电压 (最小步长 $1V$)，然后记录两个点的电流值。然后 PSE 计算 $\Delta V / \Delta I$ ，以确认 $25.5\text{k}\Omega$ 特征电阻是否存在。在此模式下，MAX5941A/MAX5941B 内部的大部分电路处于关闭状态，失调电流小于 $10\mu A$ 。

如果施加在 PD 上的电压有可能被颠倒，则需要在输入端安装保护二极管，以免对 MAX5941A/MAX5941B 造成内部损伤 (见图 7)。由于 PSE 使用斜率技术 ($\Delta V / \Delta I$) 来计算特征阻抗，保护二极管引起的直流偏差被扣除因而不会影响侦测过程。

分级模式 ($12.6V \leq V_{IN} \leq 20V$)

分级模式下，PSE 根据 PD 所要求的功率对 PD 进行分级。这样便于 PSE 高效地管理功率分配。IEEE802.3af 标准定义了五个不同的级别，见表 1 所示。分级电流由连接在 R_{CL} 与 VEE 之间的外部电阻 (R_{CL}) 设定。

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

表2、设置分级电流

CLASS	RCL (Ω)	VIN* (V)	CLASS CURRENT SEEN AT VIN (mA)		IEEE 802.3af PD CLASSIFICATION CURRENT SPECIFICATION (mA)	
			MIN	MAX	MIN	MAX
0	10k	12.6 to 20	0	4	0	4
1	732	12.6 to 20	9	12	9	12
2	392	12.6 to 20	17	20	17	20
3	255	12.6 to 20	26	30	26	30
4	178	12.6 to 20	36	42	36	44

* V_{IN} 是MAX5941输入引脚(V_{EE} 和GND)上的值，不包括二极管桥的压降。




图2、受电设备接口框图。

兼容于 IEEE 802.3af 标准的 以太网供电受电设备接口/PWM 控制器

PSE通过在 PD输入端施加一个电压，并测量流出 PSE 的电流来确定 PD的分级。当PSE施加一个介于 12.6V 至 20V 间的电压时，MAX5941A/MAX5941B的输入电流特性如表 2所示。PSE利用分级电流信息区分 PD所需要的功率。分级电流包括 25.5kΩ 侦测特征电阻吸收的电流和 MAX5941A/MAX5941B的电源电流，PD吸收的总电流应在 IEEE802.3af标准要求之内。进入供电模式后分级电流将被关断。

供电模式

供电模式下，当 V_{IN} 上升至欠压锁定门限 ($V_{UVLO,ON}$)以上时，MAX5941A/MAX5941B逐步开启内部 N 沟道 MOSFET Q1 (参见图 2)。MAX5941A/MAX5941B用一个恒流 (典型为 10μA)对 Q1 棚极充电。Q1的漏—棚电容限制了 MOSFET漏极电压的上升速率，因而限制了浪涌电流。为了降低浪涌电流，可在外部添加漏—棚电容 (参见“浪涌电流”部分)。当 Q1的漏—源电压降至 1.2V 以内，且棚—源电压高于 5V 时，MAX5941A/MAX5941B发出 $\overline{PGOOD}/\overline{PGOOD}$ 信号。MAX5941A/MAX5941B具有较宽的 UVLO滞回和关断消隐时间，以补偿双绞电缆的高阻抗。

欠压锁定

MAX5941A/MAX5941B可工作在高达 67V 的电源电压，默认的 UVLO 开启门限设定在 39V，关闭门限为 30V。通过连接在 UVLO 上的分压电阻可以调节 UVLO 门限 (见图 3)。当输入电压高于 UVLO 门限 ($V_{UVLO,ON}$) 时，IC 进入供电模式，MOSFET 开启。当输入电压低于 UVLO 门限 ($V_{UVLO,OFF}$) 的时间超过 t_{OFF_DLY} ，MOSFET 关断。

为调节 UVLO 门限，可在 GND 至 UVLO、UVLO 至 V_{EE} 间外接电阻分压器。可采用以下方程计算 UVLO 期望门限所对应的 R1 和 R2：

$$R2 = 25.5k\Omega \times \frac{V_{REF,UVLO}}{V_{IN,EX}}$$

$$R1 = 25.5k\Omega - R2$$

式中 $V_{IN,EX}$ 为 UVLO 期望门限。由于电阻分压器取代了 25.5kΩ 的 PD 侦测电阻，因此要确保 R1 和 R2 的和等于 $25.5k\Omega \pm 1\%$ 。当使用外部电阻分压器时，MAX5941 可提供 20% (典型) 的外部门限电压滞回。也就是说，当外部设定 UVLO 时，关断门限为新的 UVLO 开启门限的 80% (典型)。




图 3、通过电阻分压设定欠压锁定门限。

浪涌电流限制

MAX5941A/MAX5941B 利用一个恒流源 (典型值为 10μA) 对内部 MOSFET 棚极充电。MOSFET 的漏—棚电容限制了漏极电压的上升速率，因而也就限制了浪涌电流。在 GATE 和 OUT 之间添加外部电容可进一步减少浪涌电流。可用下式计算浪涌电流：

$$I_{INRUSH} = I_G \times \frac{C_{OUT}}{C_{GATE}}$$

对于 PoE 应用，建议将浪涌电流限制在 100mA 内。

$\overline{PGOOD}/\overline{PGOOD}$ 输出

\overline{PGOOD} 是漏极开路、高有效逻辑输出。当 V_{OUT} 与 V_{EE} 相差在 1.2V 以内，并且 GATE 电压比 V_{EE} 高出 5V 以上时， \overline{PGOOD} 进入高阻态。否则， \overline{PGOOD} 被拉至 V_{OUT} (假定 V_{OUT} 比 GND 至少低 5V)。将 \overline{PGOOD} 与 SS_{SHDN} 相连，可用它来打开 PWM 控制器。无需外接上拉电阻。

\overline{PGOOD} 是漏极开路、低有效逻辑输出。当 V_{OUT} 与 V_{EE} 相差在 1.2V 以内，并且 GATE 电压比 V_{EE} 高出 5V 以上时， \overline{PGOOD} 被拉至 V_{EE} 。否则， \overline{PGOOD} 进入高阻态。

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

热耗散

在分级模式中，如果 PSE提供最高直流电压，从 GND至 V_{RCL} 的最大压降为 13V。如果 42mA的最大分级电流通过 MAX5941A/MAX5941B，则最大直流功耗将接近 546mW，略高于IC在最高工作温度时的最大直流功耗。不过，根据 IEEE 802.3af标准，分级模式的持续时间被限制在 75ms (最大值) 内。MAX5941A/MAX5941B可以在最大持续时间内耐受这个最大分级功耗，而不会造成任何内部损坏。如果 PSE违反 IEEE802.3af标准，超出了这个 75ms最大分级时间，则有可能损坏IC。

PWM控制器 电流模式控制

MAX5941A/MAX5941B的电流模式控制结构增加了一些特有的性能，例如具有两个内部通路的前沿消隐只对送给 PWM比较器的电流信号进行消隐。限流比较器在所有时间监视 CS引脚，没有消隐地实施逐周期限流。CS信号的前沿消隐可防止 PWM比较器过早地终止导通周期。CS信号含有一个前沿尖峰，来自于 MOSFET的栅极充电电流、功率电路中电容和二极管的反相恢复电流等。由于这个前沿尖峰通常低于限流比较器的门限，所以无需对限流电路消隐，逐周期限流在所有时间内有效。

MAX5941A适用于非连续模式的反激式应用，这种转换器能够适应很宽的线电压和负载电流变化范围。MAX5941B适用于单管正激转换器，这种转换器要求最大占空比必须限制在 50%以内。

某些情况下，采用占空比大于 50%的正激转换器可能更有利，此时可以采用 MAX5941A。较大的占空比降低了流过主侧 MOSFET开关的 RMS 电流，大多数情况下还可减小输出滤波电感。这样做的主要缺点是 MOSFET的额定电压必须更高，并且必须提供斜坡补偿来稳定内电流环。MAX5941A可提供内部斜坡补偿。

光耦反馈

隔离电压反馈采用光电耦合器和并联调节器实现，如图 5 所示。输出电压设定点的精度取决于并联调节器的精度和反馈电阻的容差。

内部调节器

MAX5941A/MAX5941B的内部调节器取代高消耗的启动电阻，为 IC提供启动所需的电能，并可以稳定第三(偏置)绕组的输出电压，为 IC提供工作电源。开始启动时，稳压器将 V_+ 下调到 V_{CC} 为器件提供偏置。启动之后，改由 V_{DD} 稳压器从第三绕组输出得到稳定的 V_{CC} 。这种结构只需用一只很小的电容对第三绕组的输出滤波即可，省下了一只滤波电感的成本。

在设计第三绕组时，线圈匝数应保证最小反射电压始终大于 12.7V。最大反射电压必须小于 36V。

为降低功耗，当 V_{DD} 电压达到 12.7V后高压调节器就被关掉。这样可以大大降低功耗并改善效率。如果 V_{CC} 降低到欠压锁定门限 ($V_{CC} = 6.6V$) 以下，低压调节器被关闭，重新进入软启动。欠压锁定状态 MOSFET驱动器输出 (NDRV) 保持为低。

如果输入电压介于 13V至 36V之间，只要不超出最大功耗，可以将 V_+ 和 V_{DD} 连接到线电压。这样就可省掉第三绕组。

PWM控制器欠压锁定，软启动和关断

MAX5941A/MAX5941B的软启动功能使负载电压以受控方式爬升，避免输出电压过冲。

当控制器进入欠压锁定时，连接到 SS_SHDN引脚的电容被放电。脱离欠压锁定后，内部电流源开始对该电容充电，开始软启动周期。利用下式可计算软启动时间：

$$t_{\text{startup}} = 0.45 \frac{\text{ms}}{\text{nF}} \times C_{\text{ss}}$$

式中 C_{ss} 是软启动电容，正如图 5所示。

当 V_{SS_SHDN} 爬升至 0.6V以上后开始工作。软启动完成后 V_{SS_SHDN} 稳定在 2.4V 内部基准电压上。将 V_{SS_SHDN} 下拉至 0.25V以下将关闭控制器。当 V_{CC} 低于 6.6V时欠压锁定关闭控制器。关断期间 V_+ 稳压器和基准电路保持开启。

兼容于IEEE 802.3af标准的
以太网供电受电设备接口/PWM控制器




图 4. MAX5941A/MAX5941B PWM 控制器功能框图。

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器




图 5. 正激转换器

电流检测比较器

检流 (CS) 比较器及其相关逻辑电路限制通过 MOSFET 的峰值电流。电流检测是通过 CS 引脚，检测连接在 MOSFET 源极和 GND 之间的检流电阻上的电压实现的。为降低开关噪声，可通过一只 100Ω 电阻或 RC 低通滤波器连接 CS 引脚与外部 MOSFET 源极（图 5、6）。根据下式选择检流电阻 RSENSE：

$$R_{SENSE} = 0.465V / I_{LimPrimary}$$

式中 $I_{LimPrimary}$ 是主侧最大峰值电流。

当 $V_{CS} > 465mV$ 时功率 MOSFET 关断。从开关电流到达触发电平到驱动器关闭的传输延迟为 170ns。

兼容于 IEEE 802.3af 标准的 以太网供电受电设备接口/PWM 控制器




图 6. 反激转换器。

PWM 比较器和斜坡补偿

一个内部的 275kHz 振荡器决定了控制器的开关频率。每个周期开始时，NDRV 打开 N 沟道 MOSFET。无论反馈如何，一旦到达最大占空比，NDRV 都会关闭外部 MOSFET。

MAX5941B 采用一个内部的斜坡发生器进行斜坡补偿。内部斜坡信号在每个周期开始时复位，然后以 26mV/μs 速率爬升。

PWM 比较器根据瞬时电流、误差电压、内部基准和斜坡补偿信号（仅限于 MAX5941A）决定何时关闭 N 沟道

MOSFET。正常工作时，N 沟道 MOSFET 在下列条件下关闭：

$$I_{\text{PRIMARY}} \times R_{\text{SENSE}} > V_{\text{OPTO}} - V_{\text{REF}} - V_{\text{SCOMP}}$$

式中 I_{PRIMARY} 是流过 N 沟道 MOSFET 的电流， V_{REF} 是 2.4V 内部基准， V_{SCOMP} 是始于零、并以 26mV/μs 速率爬升的斜坡信号（仅限于 MAX5941A）。当 MAX5941A 用于正激转换器时，必须满足以下条件，以免控制环产生次谐波振荡：

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

$$\frac{N_S}{N_P} \times \frac{k \times R_{SENSE} \times V_{OUT}}{L} = 26mV/\mu s$$

式中 $k=0.75$ 至 1 , N_S 和 N_P 分别为变压器次级和初级线圈匝数。 L 是输出滤波电感。这就使输出电感电流在 R_{SENSE} 上的作用等于斜坡补偿。满足该条件时控制器可在一周期内响应瞬态变化。

N 沟道 MOSFET 栅极驱动器

NDRV 可驱动 N 沟道 MOSFET。NDRV 可源出和吸收很大的瞬时电流来对 MOSFET 栅极充电和放电。为了支持这种开关瞬变, 应用一只陶瓷电容旁路 V_{CC} 。开关 MOSFET 所需的平均电流是总栅极电荷与工作频率的乘积。这个电流再加上静态电流就是总工作电流。

应用信息

设计范例

以下是利用 MAX5941B 设计正激转换器 (图 5) 的一般步骤:

- 1) 确定具体需求。
- 2) 设定输出电压。
- 3) 计算变压器主、副绕组匝数比。
- 4) 计算复位绕组与主绕组匝数比。
- 5) 计算第三绕组与主绕组匝数比。
- 6) 计算检流电阻值。
- 7) 计算输出电感值。
- 8) 选择输出电容。

图 5 电路的设计如下:

1) $30V \leq V_{IN} \leq 67V$, $V_{OUT} = 5V$, $I_{OUT} = 10A$, $V_{RIPPLE} \leq 50mV$ 。开启门限设为 $38.6V$ 。

2) 为设定输出电压, 根据下式计算电阻 R_1 和 R_2 :

$$\frac{V_{REF}}{V_{OUT}} = \frac{R_2}{R_1 + R_2}$$

式中 V_{REF} 是并联稳压器的基准电压, R_1 和 R_2 如图 5 和图 6 所示。

3) 根据最小输入电压和 MAX5941B 的最大占空比下限 (44%) 计算变压器匝比。为能使用漏 - 源击穿电压小于 $200V$ 的 MOSFET, 采用最大占空比为 50% 的 MAX5941B。根据下式计算匝数比:

$$\frac{N_S}{N_P} \geq \frac{V_{OUT} + (V_{D1} \times D_{MAX})}{D_{MAX} \times V_{IN_MIN}}$$

式中:

N_S/N_P = 匝数比 (N_S 是副绕组匝数, N_P 是主绕组匝数)。

V_{OUT} = 输出电压 ($5V$)。

V_{D1} = D1 压降 (功率肖特基二极管典型为 $0.5V$)。

D_{MAX} = 最大工作占空比的最小值 (44%)。

V_{IN_MIN} = 最小输入电压 ($30V$)。

对于本例:

$$\frac{N_S}{N_P} \geq \frac{5V + (0.5V \times 0.44)}{0.44 \times 30V} = 0.395$$

根据磁芯损耗和直流电阻要求选择 N_P 。利用匝比算出 N_S , 向上取最接近的整数。对于本例, $N_P = 14$, $N_S = 6$ 。

对于正激转换器, 选择一个励磁电感接近 $200\mu H$ 的变压器。正激转换器存储在励磁电感中的能量没有被传送到负载, 必须返送回输入, 这可通过复位绕组来完成。

变压器主绕组到副绕组的漏感应小于 $1\mu H$ 。应该注意所有漏感能量将被耗散于 MOSFET。可利用缓冲电路来转移部分或全部漏感能量, 并将其耗散在电阻上。

最小占空比 (D_{MIN}) 可用下式计算:

$$D_{MIN} = \frac{V_{OUT}}{V_{IN_MAX} \times \frac{N_S}{N_P} - V_{D1}} = 17.7$$

式中 V_{IN_MAX} 是最大输入电压 ($67V$)。

兼容于 IEEE 802.3af 标准的 以太网供电设备接口 / PWM 控制器

- 4) 复位绕组匝数比 (N_S/N_P) 必须足够低, 以确保变压器中的所有能量在最大占空比下的关闭周期内能够全部返回 V_+ 。可用下式来确定复位绕组匝数比:

$$N_R \leq N_P \times \frac{1-D_{MAX}'}{D_{MAX}'}$$

式中:

N_R/N_P = 复位绕组匝数比。

D_{MAX}' = 最大占空比的最大值:

$$N_R \leq 14 \times \frac{1-0.5}{0.5} = 14$$

选择 N_R 为最接近的整数。

复位绕组匝数比 (N_R/N_P) 决定了 N 沟道 MOSFET 需要承受的峰值电压。

利用下式来确定 N 沟道 MOSFET 上的最大漏 - 源电压:

$$V_{DSMAX} \geq V_{IN_MAX} \times \left(1 + \frac{N_P}{N_R}\right)$$

V_{DSMAX} = 最大 MOSFET 漏 - 源电压。

V_{IN_MAX} = 最大输入电压:

$$V_{DSMAX} \geq 67V \times \left(1 + \frac{14}{14}\right) = 134V$$

选择具有适当额定雪崩功率的 MOSFET, 以吸收漏感能量。

- 5) 选择第三绕组匝数比 (N_T/N_P), 使最小输入电压能够在 V_{DD} 处提供最小工作电压 (13V)。采用下式计算第三绕组匝数比:

$$\frac{V_{DDMIN} + 0.7}{V_{IN_MIN}} \times N_P \leq N_T \leq$$

$$\frac{V_{DDMAX} + 0.7}{V_{IN_MAX}} \times N_P$$

式中:

V_{DDMIN} 是最小 V_{DD} 电源电压 (13V)。

V_{DDMAX} 是最大 V_{DD} 电源电压 (30V)。

V_{IN_MIN} 是最小输入电压 (30V)。

V_{IN_MAX} 是最大输入电压 (在本设计范例中为 67V)。

N_P 是主绕组匝数。

N_T 是第三绕组匝数:

$$\frac{13.7}{30} \times 14 \leq N_T \leq \frac{36.7}{67} \times 14 \\ 6.39 \leq N_T \leq 7.67$$

选择 $N_T = 7$ 。

- 6) 根据下式来选择 R_{SENSE} :

$$R_{SENSE} \leq \frac{V_{ILIM}}{\frac{N_S}{N_P} \times 1.2 \times I_{OUTMAX}}$$

式中:

V_{ILIM} 是检流比较器的触发门限电压 (0.465V)。

N_S/N_P 是副端匝数比 (本例为 5/14)。

I_{OUTMAX} 是最大直流输出电流 (本例为 10A):

$$R_{SENSE} \leq \frac{0.465V}{\frac{6}{14} \times 1.2 \times 10} = 90.4m\Omega$$

- 7) 选择电感值, 使电感中的峰值纹波电流 (LIR) 介于最大输出电流的 10% 和 20% 之间:

$$L \geq \frac{(V_{OUT} + V_D) \times (1 - D_{MIN})}{2 \times LIR \times 275kHz \times I_{OUTMAX}}$$

式中 V_D 是输出肖特基二极管的正向压降 (0.5V), LIR 是电感纹波电流与直流输出电流之比:

$$L \geq \frac{(5.5) \times (1 - 0.198)}{0.4 \times 275kHz \times 10A} = 4.01\mu H$$

- 8) 输出滤波电容的容量和 ESR 决定了输出纹波。选择低 ESR 电容, 以满足纹波电压要求。

采用下式来计算峰到峰输出纹波:

$$V_{RIPPLE} = \sqrt{V_{RIPPLE,ESR}^2 + V_{RIPPLE,C}^2}$$

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器

表3. 元件供应商

COMPONENT	SUPPLIERS	WEBSITE
Power FETs	International Rectifier	www.irf.com
	Fairchild	www.fairchildsemi.com
	Vishay-Siliconix	www.vishay.com/brands/siliconix/main.html
Current-Sense Resistors	Dale-Vishay	www.vishay.com/brands/dale/main.html
	IRC	www.irctt.com/pages/index.cfm
Diodes	ON Semi	www.onsemi.com
	General Semiconductor	www.gensemi.com
	Central Semiconductor	www.centralsemi.com
Capacitors	Sanyo	www.sanyo.com
	Taiyo Yuden	www.t-yuden.com
	AVX	www.avxcorp.com
Magnetics	Coiltronics	www.cooperet.com
	Coilcraft	www.coilcraft.com
	Pulse Engineering	www.pulseeng.com

式中：

V_{RIPPLE} 是由 ESR 纹波： $V_{\text{RIPPLE, ESR}}$ 和容性纹波： $V_{\text{RIPPLE, C}}$ 综合形成的 RMS 输出纹波。ESR 纹波和容性纹波可按下式计算：

$$V_{\text{RIPPLE, ESR}} = I_{\text{RIPPLE}} \times \text{ESR}$$

$$V_{\text{RIPPLE, C}} = I_{\text{RIPPLE}} / (2 \times \pi \times 275\text{kHz} \times C_{\text{OUT}})$$

布局建议

所有承载脉冲电流的连接都必须尽可能短，尽可能宽，并有一个地层作为返回通路。由于高频开关电源转换器中电流的高 di/dt ，这些连接的电感必须尽可能小。

必须仔细分析任何参考布局中的电流环路，其内部面积必须尽可能小以减少 EMI 辐射。地层应尽量保持完整。

兼容于IEEE 802.3af标准的
以太网供电受电设备接口/PWM控制器




图 7. 具有以太网供电能力的 PD(电源由信号线对或空线对提供)。

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器





图 8. 电源电路1激活第二个电源电路的 PWM 控制器。

兼容于IEEE 802.3af标准的
以太网供电受电设备接口/PWM控制器

典型工作电路



芯片信息

TRANSISTOR COUNT: 4232


PROCESS: BiCMOS

兼容于IEEE 802.3af标准的 以太网供电受电设备接口/PWM控制器


封装信息

(本数据资料提供的封装图可能不是最近的规格, 如需最近的封装外型信息, 请查询 www.maxim-ic.com/packages。)


SOICN EPS



TOP VIEW



FRONT VIEW



SIDE VIEW

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.053	0.069	1.35	1.75
A1	0.004	0.010	0.10	0.25
B	0.014	0.019	0.35	0.49
C	0.007	0.010	0.19	0.25
e	0.050 BSC		1.27 BSC	
E	0.150	0.157	3.80	4.00
H	0.228	0.244	5.80	6.20
L	0.016	0.050	0.40	1.27

VARIATIONS:

DIM	INCHES		MILLIMETERS		N	MS012
	MIN	MAX	MIN	MAX		
D	0.189	0.197	4.80	5.00	8	AA
D	0.337	0.344	8.55	8.75	14	AB
D	0.386	0.394	9.80	10.00	16	AC

NOTES:
 1. D&E DO NOT INCLUDE MOLD FLASH.
 2. MOLD FLASH OR PROTRUSIONS NOT TO EXCEED 0.15mm (.006").
 3. LEADS TO BE COPLANAR WITHIN 0.10mm (.004").
 4. CONTROLLING DIMENSION: MILLIMETERS.
 5. MEETS JEDEC MS012.
 6. N = NUMBER OF PINS.



Maxim不对Maxim产品以外的任何电路使用负责, 也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。