



8位来话显示及固网短消息单片机

目 录:

1.	概述.....	2
2.	特性.....	2
3.	管脚名称定义	4
4.	各个管脚功能描述	5
5.	方块图	7
6.	功能描述.....	8
6.1	存储器组织.....	9
6.2	特殊功能寄存器.....	11
6.3	各个寄存器复位后的值.....	32
6.4	指令集.....	32
6.5	电源管理	38
6.6	复位.....	38
6.7	中断.....	39
6.8	可编程的计时/计数器.....	41
6.9	串行口	45
6.10	比较器	46
6.11	DTMF 产生器	47
6.12	FSK 产生器	48
6.13	I/O 输入/输出口	49
6.14	分频器	50
6.15	来话显示信号传送 (CID).....	50
7.	电器特性.....	65
7.1	最大工作范围*	65
7.2	建议操作条件	65
7.3	DC 电器特性	65
7.4	模拟部分电器特性 – 运放 (OP-Amp) 的放大控制.....	67
7.5	AC 电器特性.....	67
8.	封装.....	70
9.	文件版本描述	71



1. 概述

W925E/C240 是一个8位的单片机，它本身集成了所有来话显示（CID）传送及接收所需要的硬件功能。8位内核是与8051相兼容；也因此，所有的指令是兼容的，并且它是属于加速的8051系列，只要四个时序。来话显示传送及接受的硬件功能包括FSK信号解码，DTMF信号解码，CPE* Alert Signal (CAS) 信号侦测及振铃信号侦测。内建DTMF产生器及1200波特率的FSK产生器。用 W925E/C240可以非常简单的来制作CID接收盒，特定电话，智能公话或固网短消息（SMS）话机的CID 功能。所有的内建特性如下所示。

2. 特性

- **应用:** 带来话显示（CID）功能固网短消息 **SMS** 话机，智能公话或CID接收盒。
- **CPU:** 内核与 8051系列相容的8位机。
 - EEPROM 型(E 版本) 工作电压:
 - uC部份: 取决于选项（option）是选择2.4V至3.6V 或选择3.0V至5.5V工作。若选择2.4V至3.6V，那uC的工作电压范围将为2.4V至3.6V；若选择3.0V至5.5V，那uC的工作电压范围将为3.0V至5.5V。
 - CID: 3.0 到 5.5V。
 - MASK掩模 (C 版本) 工作电压:
 - uC: 2.2到5.5V。
 - CID: 3.0到5.5V。
- **双时钟工作模式:**
 - 主振:3.58MHz时钟主要用在CID及DTMF功能。内建有一RC振荡电路，常用于省电模式下。
 - 辅振:32768Hz时钟。
 - 主振及辅振都可由个别位来控制，达到起振或停止。
- **ROM:** 256K字节的flash EEPROM 或 MASK ROM。
 - 最大128K字节的程序ROM。
 - 最多有256K字节的查表ROM。
 - 将256K字节分为四个页，每一页有 64K 字节可寻址。
- **RAM:**
 - 256字节8051的内存 RAM。
 - 8K字节8051外存RAM (用MOVX指令存取)。
- **CID规格**
 - 兼容的协议有Bellcore TR-NWT-000030 & SR-TSV-002476, British Telecom(BT) SIN227, U.K. Cable Communication Association (CCA) specification。
 - FSK 调制/解调: 兼容于1200波特率 的Bell 202 and ITU-T V.23 FSK 协议。



- CAS 检知器: 兼容于 dual tones of Bellcore CAS and BT Idle State and Loop State Dual Tone Alert Signal (DTAS)。
- DTMF 产生器/接收器; DTMF接收器还可以被程序化为音频检知器 (tone detector) 。
- Ring检知器:可检知 line reversal for BT, ring burst for CCA 或 ring signal for Bellcore。
- 两个独立的OP 运放,可以调整其放大倍率。
- I/O口: 40 I/O 管脚。
 - P0: 可以位及字节的寻址方式。I/O 模式可以控制。输出为开漏型态。
 - P1~P3: 可以位及字节的寻址方式。上拉电阻及I/O 模式可以控制。
 - P4: 仅可字节的寻址方式。上拉电阻及I/O 模式可以控制。注: "CPE*" 用户终端设备
- 电源模式:
 - 一般模式: 一般运行。
 - 双时钟模式下辅振运行: 此时系统运行于辅振的低速下 (此时主振关闭) 。
 - 闲置模式: CPU 程序不运行. 提供给CPU 时钟停止, 但是中断, 计数器及看门狗计数器可正常动作, 但 CID 功能被除能。
 - 停止模式: 芯片所有动作都停止, 此时功耗可低于1uA。
- 计数器: 2个 13/16-位计数器Timer0 & Timer1, 或8-位可自动重载的计数器。
- 看门狗计数器 (WDT) : WDT可被规划为系统的监测器。
- 中断: 总共 11 个中断源, 可被分为两阶的优先级。
 - 4个中断源 INT0, INT1, INT2 and INT3。
 - 2个中断源 Timer0, Timer1。
 - 1个中断源 串行口。
 - 1个中断源 CID。
 - 1个中断源 13/14-位分频器。
 - 1个中断源 比较器。
 - 1个中断源 看门狗计数器。
- 分频器: 13/14 -位分频器, 时钟来源为辅振, 所以每0.25或0.5秒会设置DIVF标志。
- 比较器:
 - 比较器: 一个模拟输入从VNEG管脚, 两个参考输入, 一由VPOS管脚输入另一由内部的电压调整器的输出电平来输入。
- 串行口:
 - 一个8位结构的串行口, 经由SCLK & SDATA可收可发。
- 封装:
 - 100管脚的QFP封装。



3. 管脚名称定义

封装形式是100个管脚的QFP，管脚定义如下图所示。




图 3-1 W925E/C240管脚定义


4. 各个管脚功能描述

TEST/MODE	I/O	TEST 管脚。在E版本(EEPROM), 被当成烧录过程时用的Mode管脚。在C版本(掩模)中, 内建下拉电阻。
\overline{EA} /DATA	I,I/O	正常运行下需设置为高电平。在E版本, 被当成烧录过程时用的Data管脚。在C版本(掩模)中, 内建上拉电阻。
\overline{RESET} /VPP	I	复位脚。一个下拉低电平讯号会使得芯片产生复位功能。在E版本, 被当成烧录过程时用的高电压 VPP 管脚。在C版本(掩模)中, 内建上拉电阻。
RNGDI	I	振铃及极性反转讯号检测输入管脚 (Schmitt 触发输入)。电位必须要保持在VAD与VAS之间。
RNGRC	O	振铃RC充放(开漏输出以及Schmitt触发输入)。通常由RNGON管脚外的RC充放时间常量设置, 来使RNGDI管脚振铃讯号检测动作, RNGON管脚外通常接一个电阻到VAD, 而接一个电容到VAS, 充放时间常量由电阻与电容算出。
CAP	O	必须要接一 0.1uF 电容至 VSS。
VREF	O	参考电压。通常保持在 VDD/2 的电位, 作为放大倍率控制的运放OP其偏压参考点。
GCFB1	O	运放OP1反馈放大控制信号, 放大控制由与INN1连接的反馈电阻决定的, 一般建议值为1。
INN1	I	放大倍率控制的运放OP1的负端输入。
INP1	I	放大倍率控制的运放OP1的正端输入。
GCFB2	O	运放OP2反馈放大控制信号, 放大控制由与INN2连接的反馈电阻决定的, 一般建议值为1。
INN2	I	放大倍率控制的运放OP2的负端输入。
INP2	I	放大倍率控制的运放OP2的正端输入。
VAD	I	模拟部分电源正端VAD。
VAS	I	模拟部分电源地端VAS。
VDD	I	数字部分电源正端VDD。
VSS	I	数字部分电源地端VSS。
XOUT1	O	主晶振的输出口, 连接3.58MHz晶振。为了使晶振更加准确, 建议在外部并加个电容30pF的电容到地。
XIN1	I	主晶振的输入口, 连接3.58MHz晶振。为了使晶振更加准确, 建议在外部并加个电容30pF的电容到地。
XOUT2	O	辅振的输出口, 只可连接32.768KHz晶振。为了使晶振更加准确, 建议在外部并加个电容10~20pF的电容到地。
XIN2	I	辅振的输入口, 只可连接32.768KHz晶振。为了使晶振更加准确, 建议在外部并加个电容10~20pF 的电容到地。

各个管脚功能描述, continued

DTMF/FSK	O	当FTE=0, 为DTMF 输出管脚。 当FTE=1, 为FSK 输出管脚。
BUZ	O	Buzzer 输出口. 假如buzzer功能被除能, 则BUZ管脚为悬浮。
P00-P07	I/O	双向输出/输入口0。端口0的输出/输入口模式设置可由P0IO寄存器。当设置为输出口时, 为一个开漏型的结构。
P10-P17	I/O	双向输出/输入口1。内建上拉电阻功能, 端口1的输出/输入口模式设置可由P1IO寄存器。P10-P13及P14-P17可当成外部中断输入(INT2及INT3)。
P20-P27	I/O	双向输出/输入口2。内建上拉电阻功能, 端口2的输出/输入口模式设置可由P2IO 寄存器。
P30-P37	I/O	双向输出/输入口3。内建上拉电阻功能, 端口3的输出/输入口模式设置可由P3IO 寄存器。部分口与其它功能共享, 详细请参考端口3部分描述。
P40-P47	I/O	双向输出/输入口4。内建上拉电阻功能, 端口4的输出/输入口模式设置可由P4IO 寄存器。部分口与其它功能共享, 详细请参端口4部分描述。
VPOS, VNEG	I	比较器的 V+, V- 模拟输入口。与P4.2及P4.4共享管脚。

5. 方块图





6. 功能描述

W925E/C240是一个8位单片机，内建有来话显示及固网短消息所需的硬件。它的8位内核与8051同一系列，只多了一个DEC DPTR指令(机器码为A5H，将DPTR寄存器内含值减一)。此外，W925E/C240还有内建的8K字节的 MOVX RAM。

ROM:

内建有256K个字节的EEPROM/MASK ROM。唯有前面128K个字节的EEPROM/MASK ROM可以当成程序空间。但是所有的256K个字节的EEPROM/MASK ROM 都可以被用来当成查表空间。

芯片内置的数据 RAM:

W925E/C240有8K一般用途的数据RAM，寻址空间从0000H到1FFFH。这些一般用途的数据RAM只能以 MOVX 指令存取，并无法当成可执行程序的数据区。而由于8051内部零页的256字节RAM与8K字节MOVX RAM是用不同的寻址方式存取，因此不会有冲突。

CID:

内建CID硬件功能有FSK译码，CAS检测，DTMF译码及ring检测。

FSK 调制器:

支持 ITU-T V.23 及 Bellcore 202 FSK传送解调信号规范。

DTMF调制器:

W925E/C240 具有内建的DTMF产生器。

I/O 口:

W925E/C240有五个8-位的输出/输入口，总共40个口。P0到P3可以被用作位寻址法(bit-地址able)。每个输出/输入口都有相对应的PxIO 寄存器来设置输出/输入模式。P1 到 P4 有内建上拉电阻设置寄存器PxH 。P0 的输出形态为开漏型。

串行 I/O 口:

内建一个8位异步的串行接口经由 P4.0 (SCLK)及P4.1(SDATA)。

计数器:

W925E/C240 有两个13/16-位的计数器或者是可自动重载的 8 位计数器。有一个独立的看门狗计数器作为系统运行的监督或是当成一个长时间的计数器。有一个分频器能够产生0.5秒或0.25秒周期的中断讯号。

比较器:

W925E/C240有一个内置的比较器，负端输入的外部讯号可以从VNEG输入，正端输入的外部讯号可以从VPOS 或是由内部电压比较器输出当成参考电压。

中断:

W925E/C240共有11个中断源输入，并且有优先等级控制，包含4个外部中断源，2个计数器中断，1 个CID 中断，1个分频器中断，1个串行口中断，1 个比较器中断及 1 个看门狗计数器中断。

电源工耗控制:

W925E/C240 有分为闲置(IDLE)及停止(POWER DOWN)两种省电模式。在闲置省电模式下，CPU 的运行会停止，但是计时器、分频器、CID 及中断都还再运行。在停止省电模式下，主振及辅振都会停止，芯片几乎处于完全停止状态，停止 (POWER DOWN) 模式是最省工耗的。



6.1 存储器组织

W925E/C240 的存储器可分为两个部分，作为程序区的存储器以及作为数据区的存储器。程序区的存储器主要用来存储指令的机器码及查表资料，数据区的存储器则是用来存储数据或是相关寄存器控制的装置。

程序存储器:

在W925E/C240的程序存储区总共有256K字节，被分为四个页（page），每一页有64K字节。仅前128K字节可存储机器码，而查表的资料可以存储于整个256K字节的程序存储空间。因为在8051架构下，机器码的最大寻址为64K字节，因此由PAGE寄存器内的PG位来决定目前的ROM页为哪一个，ALU运行时所抓取的是哪一页ROM的机器码。假如PG=0，ALU运行时会抓取第零页ROM的机器码。假如PG=1，ALU运行时会抓取第一页ROM的机器码。而在执行MOVC指令时，ALU抓取哪一页ROM查表的资料机器码是根据LT1及LT0位来决定。可以分为 0~3 页查表的资料机器码。

00000	64K Page0	PG=0	LT1,0 =00
0FFFF			
10000	64K Page1	PG=1	LT1,0 =01
1FFFF			
20000	64K Page2		LT1,0 =10
2FFFF			
30000	64K Page3		LT1,0 =11
3FFFF			

图 6-1 程序及查表资料存储器对应表

数据存储器:

W925E/C240 内建有8K字节的MOVX RAM数据存储器，它只能以MOVX指令存取，寻址空间从0000H到 1FFFFH。此外，W925E/C240还有256字节的指令内部直接存取RAM。它可以使用直接寻址或间接寻址法来直接存取内部RAM。还有就是特殊功能的寄存器（Special Function Registers, SFRs），它只可以使用直接寻址法存取这些特殊功能的寄存器。由于内部直接存取的RAM只有256字节，因此它适合被当成常用变量或是小区块的变量。如果是大区块变量，那使用内建8K字节的MOVX RAM数据存储器比较合适。此外，使用内部直接存取的RAM会有比较快的运行速度。下面图 6-2 图 6-3显示数据存储器的对照表，以及内部直接存取的RAM和特殊功能的寄存器的寻址法。




图 6-2 存储器对照表

FFh	Indirect RAM							
80h	Indirect RAM							
7Fh	Indirect RAM							
	Direct RAM							
30h								
2Fh	7F	7E	7D	7C	7B	7A	79	78
2Eh	77	76	75	74	73	72	71	70
2Dh	6F	6E	6D	6C	6B	6A	69	68
2Ch	67	66	65	64	63	62	61	60
2Bh	5F	5E	5D	5C	5B	5A	59	58
2Ah	57	56	55	54	53	52	51	50
29h	4F	4E	4D	4C	4B	4A	49	48
28h	47	46	45	44	43	42	41	40
27h	3F	3E	3D	3C	3B	3A	39	38
26h	37	36	35	34	33	32	31	30
25h	2F	2E	2D	2C	2B	2A	29	28
24h	27	26	25	24	23	22	21	20
23h	1F	1E	1D	1C	1B	1A	19	18
22h	17	16	15	14	13	12	11	10
21h	0F	0E	0D	0C	0B	0A	09	08
20h	07	06	05	04	03	02	01	00
1Fh	Bank 3							
18h	Bank 3							
17h	Bank 3							
10h	Bank 2							
0Fh	Bank 2							
08h	Bank 1							
07h	Bank 1							
00h	Bank 0							

Bit Addressable
 20H - 2FH

图 6-3 内部直结存取RAM及殊功能寄存器的寻址



6.2 特殊功能寄存器

W925E/C240使用特殊功能寄存器(SFRs)来控制与查看硬件的运行。这些 SFRs 被安排在地址80-FFh的区域内，而且仅可以用直接寻址法来存取。一些特殊功能寄存器SFRs还可以位寻址模式来存取。例如只要更改或读取寄存器某一位而不更动其它的话，在这些时候是非常方便的，通常这些可以位寻址的寄存器都是在低位地址为0或8。所有的SFRs列于以下。空白的部分目前没有定义给相关的寄存器，请勿使用。

表 1 特殊功能寄存器地址表列

F8	EIP	CIDGD	CIDGA					
F0	B							
E8	EIE							
E0	ACC							
D8	WDCON							
D0	PSW							
C8	DIVC							
C0	SCON1	SBUF1	REGVC		PMR	STATUS	FSKTC	FSKTB
B8	IP		DTMFG	COMPR	IRC1	IRC2	CASPT	CASAT
B0	P3	CIDR	CIDFG	CIDPCR	FSKDR	DTMFDR	DTMFPT	DTMFAT
A8	IE						P4IO	
A0	P2	HB	P4H				P4	
98				P1EF		P1H	P2H	P3H
90	P1	EXIF	RPAGE	P1SR	P0IO	P1IO	P2IO	P3IO
88	TCON	TMOD	TL0	TL1	TH0	TH1	CKCON1	CKCON2
80	P0	SP	DPL	DPH	DPL1	DPH1	DPS	PCON

备注：深黑色区内的 SFRs 是可位寻址法使用的寄存器。

各个 SFRs 简易描述如下。

P0 口

(复位后的值为=FFh, 输入口)

Bit:	7	6	5	4	3	2	1	0
	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0

标示为: P0

地址: 80h

P0: P0 可以根据 P0IO 寄存器来设置为输入或输出口。在复位后P0IO的值为FFH，因此P0被设置为输入口。P0IO 设置为 0 时，P0 被设置为CMOS开漏型输出口。



堆栈指针

(复位后的值为=07H)

Bit:	7	6	5	4	3	2	1	0
	SP.7	SP.6	SP.5	SP.4	SP.3	SP.2	SP.1	SP.0

标示为: SP

地址: 81h

SP: 堆栈指针是存储于内部直结存取RAM地址内, 一般都是指在最顶层地址。

数据指针低位指针

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	DPL.7	DPL.6	DPL.5	DPL.4	DPL.3	DPL.2	DPL.1	DPL.0

标示为: DPL

地址: 82h

DPL: 此为标准的 8052 架构下, 16-位的数据指针的低位指针。

数据指针高位指针

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	DPH.7	DPH.6	DPH.5	DPH.4	DPH.3	DPH.2	DPH.1	DPH.0

标示为: DPH

地址: 83h

DPH: 此为标准的8052架构下, 16-位的数据指针的高位指针。

数据指针低位指针1

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	DPL1.7	DPL1.6	DPL1.5	DPL1.4	DPL1.3	DPL1.2	DPL1.1	DPL1.0

标示为: DPL1

地址: 84h

DPL1: 另一组16-位的数据指针的低位指针。这是W925E/C240额外增加的。用户可任意切换此二组数据指针从 DPL, DPH 切换为DPL1, DPH1。只要设置 DPS.0 = 1后, 所有使用数据指针 DPTR的指令, 将会由DPL1及DPH1取代DPL及DPH。假如用户不需要另一组数据指针, 可以由用户任意设定此寄存器的使用。

数据指针高位指针1

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	DPH1.7	DPH1.6	DPH1.5	DPH1.4	DPH1.3	DPH1.2	DPH1.1	DPH1.0

标示为: DPH1

地址: 85h

DPH1: 另一组16-位的数据指针的高位指针。这是W925E/C240额外增加的。用户可任意切换此二组数据指针从 DPL, DPH 切换为DPL1, DPH1。只要设置 DPS.0 = 1后, 所有使用数据指针 DPTR的指令, 将会由DPL1及DPH1取代DPL及DPH。假如用户不需要另一组数据指针, 可以由用户任意设定此寄存器的使用。



数据指针选项

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	DPS.0

标示为: DPS

地址: 86h

DPS.0: 这是在设置选择切换另一组16-位的数据指针, 切换为DPL1, DPH1, 只要设置DPS.0 = 1后, 将会由DPL1及DPH动作, 设置 DPS.0 = 0后, 将会由DPL及DPH动作。

DPS.1-7:其它为使用的位, 被读取时应为 0.

省电控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	IDLT	GF1	GF0	PD	IDL

标示为: PCON

地址: 87h

IDLT: 此位主要是控制闲置释放模式。一般来说, 闲置释放的来源都有中断功能, 因此当 IDLT=1 将会只有闲置释放而不会直接跳转至中断向量运行; 当 IDLT=0 将会有闲置释放并且会直接跳转至中断向量运行。

GF1-0: 此二位可以由用户定义的标志。

PD: 设置此位为1, 会使W925E/C240进入停止模式 (POWER DOWN mode)。程序运行会停止, 主振辅振也会停止。停止模式的释放可由外部中断INT0~INT3及CID中断中振铃检测当振铃信号的输入。

IDL: 设置此位为1, 会使W925E/C240进入闲置模式。释放模式由IDLT来设置。在进入闲置模式后, 主振辅振不会停止, 但进入到CPU的时序会停止, 所以程序会停止运行。但是其它相关的计数器、中断等不会停止, 会继续运行。.

计数器控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0

标示为: TCON

地址: 88h

TF1: 计数器Timer1溢出标志。当计数器发生溢出后此位会设置为1。假如有计数器中断产生并且跳转到中断向量去运行, 则此位会自动清除为0。软件可将其任意设置为1或清除为0。

TR1: 计数器Timer1计数控制。设置此位可控制Timer 1的开始计数或停止计数。

TF0: 计数器Timer0溢出标志。当计数器发生溢出后此位会设置为1。假如有计数器中断产生并且跳转到中断向量去运行, 则此位会自动清除为0。软件可将其任意设置为1或清除为0。

TR0: 计数器Timer0的计数控制。设置此一位可控制Timer0的开始计数或停止计数。



- IE1: 外部中断1侦测。由外部的 $\overline{INT1}$ 状态来决定这一位。假如外部中断1被设置为下沿触发并导致中断跳转的话, 此位自动清除为0, 否则的话, 将是完全根据外部的 $\overline{INT1}$ 。
- IT1: 外部中断1模式控制。根据软件设置或是清除, 来决定是由下沿触发, 还是低电平触发外部中断1。
- IE0: 外部中断0侦测。由外部的 $\overline{INT0}$ 状态来决定这一位。假如外部中断0是被设置为下沿触发并导致中断跳转的话, 此位自动清除为0, 否则的话, 将是完全根据外部的 $\overline{INT0}$ 。
- IT0: 外部中断0模式控制。根据软件设置或是清除, 来决定是由下沿触发, 还是低电平触发外部中断0。

计数器模式控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	GATE	C/ \overline{T}	M1	M0	GATE	C/ \overline{T}	M1	M0

标示为: TMOD

地址: 89h

位7~4 为timer1控制, 位3~0 为timer0控制。

GATE: 闸控制。当此位被设置为1时, 当 \overline{INTx} 为高电平以及 TRx 被设置为1时, 计数器Timer x 才会被使能, 相反的, 当此位被清除为0时, 只要 TRx 被设置为1时, 计数器Timer x就会被使能。

C/ \overline{T} : 计时或计数模式选定。当此位被清除为0 时, 定时器会根据内部选定的时钟来源, 作加一的动作, 当此位被设置为1时, timer会根据 Tx 管脚的下沿讯号个数来作加一的动作。

X: X可为 0 或 1。

M1, M0: 模式选择位:

M1	M0	模式
0	0	模式 0: 13-位 timer
0	1	模式 1: 16-位 timer
1	0	模式 2: 8-位可自动由 Thx 内容重载 timer
1	1	保留位

计数器 0 低字节

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	TL0.7	TL0.6	TL0.5	TL0.4	TL0.3	TL0.2	TL0.1	TL0.0

标示为: TL0

地址: 8Ah

TL0.7-0: Timer 0寄存器的低字节。



计数器 1 低字节

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	TL1.7	TL1.6	TL1.5	TL1.4	TL1.3	TL1.2	TL1.1	TL1.0

标示为: TL1

地址: 8Bh

TL1.7-0: Timer 1寄存器的低字节。

计数器 0 高字节

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	TH0.7	TH0.6	TH0.5	TH0.4	TH0.3	TH0.2	TH0.1	TH0.0

标示为: TH0

地址: 8Ch

TH0.7-0: Timer 0寄存器的高字节。

计数器 1 高字节

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	TH1.7	TH1.6	TH1.5	TH1.4	TH1.3	TH1.2	TH1.1	TH1.0

标示为: TH1

地址: 8Dh

TH1.7-0: Timer 1寄存器的高字节。

时钟来源控制1

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	WD1	WD0	T1S1	T1S0	T0S1	T0S0	DIVS	M/S

标示为: CKCON1

地址: 8Eh

WD1-0: 看门狗计数器模式控制。此两位用来设置看门狗计时器的计时时间长短。在以下四种设置模式下，看门狗复位时间会比看门狗中断时间多数512个系统时钟。

WD1	WD0	中断 溢出时间	复位 溢出时间
0	0	$F_{osc}/2^{12}$	$F_{osc}/2^{12} + 512$
0	1	$F_{osc}/2^{15}$	$F_{osc}/2^{15} + 512$
1	0	$F_{osc}/2^{18}$	$F_{osc}/2^{18} + 512$
1	1	$F_{osc}/2^{21}$	$F_{osc}/2^{21} + 512$

T0S0-1&T1S0-1: Timer0 及 Timer1 时钟来源模式控制。此设置决定了timer0 及 timer1 时钟来源。



T0S1 (T1S1)	T0S0 (T1S0)	计数时钟来源
0	0	$F_{osc}/2^2$
0	1	$F_{osc}/2^6$
1	0	$F_{osc}/2^{10}$
1	1	F_s

DIVS: 分频器时钟来源控制: $DIVS = 0 : F_s/2^{13}$

$DIVS = 1 : F_s/2^{14}$

$\overline{M/S}$: 系统时钟来源控制: $\overline{M/S} = 0 : F_{osc} = XIN1 (F_m)$

$\overline{M/S} = 1 : F_{osc} = XIN2 (F_s)$

时钟来源控制2

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	ENBUZ	BUZSL	KT1	KT0	-	-	-	-

标示为: CKCON2

地址: 8Fh

ENBUZ: BUZ管脚输出使能控制, 当 ENBUZ=1 使能则 BUZ 管脚为 buzzer 输出, 否则的话 BUZ 管脚为一悬浮的状态。

BUZSL: BUZ管脚输出型态选择, 当 BUZSL=0 可由BUZ管脚输出单音频信号, 该信号需配合Timer 0 来执行。当 BUZZL=1, 则由BUZ 输出按键音频。

KT1-0: 按键音频输出设置, 按键音频输出需配合分频器来使用, 当分频器使能, 则 KT1 及 KT0 位可决定输出的按键音频, 如下所示。

KT1	KT0	按键音频
0	0	Low
0	1	512Hz
1	0	1024Hz
1	1	2048Hz

P1 口

(复位后的值为=FFH,输入口)

Bit:	7	6	5	4	3	2	1	0
	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0

标示为: P1

地址: 90h

P1.7-0: P1 可由P1IO寄存器设置为输出口或输入口, 由于P1IO 寄存器在复位后的值为FFh, 因此复位后, P1 被设置为输入口。当P1IO 寄存器的值设置为00h, 则 P1 被设置为CMOS型态的输出口, 当 P1EF 及 P1IO 被设置为FFh, 则 P1 可被当成外部输入的中断口, 对应如下所示。



P1.0 : INT2.0	外部中断2
P1.1 : INT2.1	外部中断2
P1.2 : INT2.2	外部中断2
P1.3 : INT2.3	外部中断2
P1.4 : INT3.0	外部中断3
P1.5 : INT3.1	外部中断3
P1.6 : INT3.2	外部中断3
P1.7 : INT3.3	外部中断3

外部中断标志

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	COMPF	DIVF	CIDF	IE3	IE2

标示为: EXIF

地址: 91h

COMPF: 比较器标志。当内部 RESC 位由低电平转为高电平时, 硬件会自动设置为 1。

DIVF: 分频器溢出标志。当分频器溢出后, 硬件会自动设置为1。

CIDF: CID 中断标志。当有 CID 中断到来, 硬件会自动设置为1。

IE3: 外部中断标志3。当在INT3侦测到外部下沿触发, 硬件自动设置为1。

IE2: 外部中断标志2。当在INT3侦测到外部下沿触发, 硬件自动设置为1。

程序存储器 ROM 页指针

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	LT1	LT0	-	-	-	PG

标示为: RPAGE

地址: 92h

LT1 及 LT0 决定读取查表资料MOVC从ROM的某页读取。

	ROM 页	Rom 地址
(LT1,LT0) = (0, 0)	页 0	00000H-0FFFFH
(LT1,LT0) = (0, 1)	页 1	10000H-1FFFFH
(LT1,LT0) = (1, 0)	页 2	20000H-2FFFFH
(LT1,LT0) = (1, 1)	页 3	30000H-3FFFFH

PG = 0 决定程序运行在第 0 页ROM, 从 00000H-0FFFFH。

PG = 1 决定程序运行在第 1 页ROM, 从 10000H-1FFFFH。



P1 管脚状态

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	P1.7SR	P1.6SR	P1.5SR	P1.4SR	P1.3SR	P1.2SR	P1.1SR	P1.0SR

标示为: P1SR

地址: 93h

P1SR: 当侦测到P1外部下沿信号时, 硬件会自动将其设置为1由软件来清除。

P0 输入输出控制

(复位后的值为=FFH)

Bit:	7	6	5	4	3	2	1	0
	P0.7IO	P0.6IO	P0.5IO	P0.4IO	P0.3IO	P0.2IO	P0.1IO	P0.0IO

标示为: P0IO

地址: 94h

P0IO: P0的输入输出控制寄存器。

- 1: 设置输入
- 0: 设置输出

P1输入输出控制

(复位后的值为=FFH)

Bit:	7	6	5	4	3	2	1	0
	P1.7IO	P1.6IO	P1.5IO	P1.4IO	P1.3IO	P1.2IO	P1.1IO	P1.0IO

标示为: P1IO

地址: 95h

P1IO: P1的输入输出控制寄存器。

- 1: 设置输入
- 0: 设置输出

P2输入输出控制

(复位后的值为=FFH)

Bit:	7	6	5	4	3	2	1	0
	P2.7IO	P2.6IO	P2.5IO	P2.4IO	P2.3IO	P2.2IO	P2.1IO	P2.0IO

标示为: P2IO

地址: 96h

P2IO: P2的输入输出控制寄存器。

- 1: 设置输入
- 0: 设置输出

P3输入输出控制

(复位后的值为=FFH)

Bit:	7	6	5	4	3	2	1	0
	P3.7IO	P3.6IO	P3.5IO	P3.4IO	P3.3IO	P3.2IO	P3.1IO	P3.0IO

标示为: P3IO

地址: 97h



P3IO: P3的输入输出控制寄存器。

1: 设置输入

0: 设置输出

P1 管脚的中断使能控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	P1.7EF	P1.6EF	P1.5EF	P1.4EF	P1.3EF	P1.2EF	P1.1EF	P1.0EF

标示为: P1EF

地址: 9Bh

P1EF: P1管脚的中断使能控制寄存器。

0: 除能

1: 使能

P1 上拉电阻控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	P1.7H	P1.6H	P1.5H	P1.4H	P1.3H	P1.2H	P1.1H	P1.0H

标示为: P1H

地址: 9Dh

P1H: P1 内部上拉电阻使能控制寄存器。

0: 除能

1: 使能

P2上拉电阻控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	P2.7H	P2.6H	P2.5H	P2.4H	P2.3H	P2.2H	P2.1H	P2.0H

标示为: P2H

地址: 9Eh

P2H: P2 内部上拉电阻使能控制寄存器。

0: 除能

1: 使能

P3上拉电阻控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	P3.7H	P3.6H	P3.5H	P3.4H	P3.3H	P3.2H	P3.1H	P3.0H

标示为: P3H

地址: 9Fh

P3H: P3内部上拉电阻使能控制寄存器。

0: 除能

1: 使能



P2 口

(复位后的值为=FFH,输入口)

Bit:	7	6	5	4	3	2	1	0
	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0

标示为: P2

地址: A0h

P2.7-0: P2是带有上拉电阻选项的端口, 可由P2IO寄存器设置为输出口或输入口, 由于P2IO 寄存器在复位后的值为FFh, 因此, 复位后P2被设置为输入口。当P2IO 寄存器的值设置为00h, 则 P2 被设置为CMOS型态的输出口。

地址高位寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	HB.7	HB.6	HB.5	HB.4	HB.3	HB.2	HB.1	HB.0

标示为: HB

地址: A1h

此寄存器最主要是储存当程序执行" MOVX @Ri, "指令时, 取得高位的地址内含值。

P4上拉电阻控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	P4.7H	P4.6H	P4.5H	P4.4H	P4.3H	P4.2H	P4.1H	P4.0H

标示为: P4H

地址: A2h

P4H: P4内部上拉电阻使能控制寄存器。

0: 除能

1: 使能

P4 口

(复位后的值为=FFH, 输入口)

Bit:	7	6	5	4	3	2	1	0
	P4.7	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0

标示为: P4

地址: A6h

P4.7-0: P4是带有上拉电阻选项的端口, 可由P4IO寄存器设置为输出口或输入口, 由于P4IO 寄存器在复位后的值为FFh, 因此复位后, P4 被设置为输入口。当P4IO 寄存器的值设置为00h, 则 P4 被设置为CMOS型态的输出口。 P4 多功能的共享管脚, 功能如下。

P4.4	VPOS	比较器正端输入
P4.2	VNEG	比较器负端输入
P4.1	SDATA	串行口资料输入输出管脚
P4.0	SCLK	串行口时序资料输入输出管脚, 在当成输入时, 有 Smith 触发



中断使能控制

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	EA	ES1	-	-	ET1	EX1	ET0	EX0

标示为: IE

地址: A8h

EA: 中断功能使能/除能控制, 比需要此位设定为使能, 其它各项中断使能才会正确运行。1=使能, 0=除能。

ES1: 串行口中断使能, 1=使能, 0=除能。

ET1: Timer 1 中断使能, 1=使能, 0=除能。

EX1: 外部中断1使能, 1=使能, 0=除能。

ET0: Timer 0 中断使能, 1=使能, 0=除能。

EX0: 外部中断0使能, 1=使能, 0=除能。

P4输入输出控制

(复位后的值为=FFH)

Bit:	7	6	5	4	3	2	1	0
	P4.7IO	P4.6IO	P4.5IO	P4.4IO	P4.3IO	P4.2IO	P4.1IO	P4.0IO

标示为: P4IO

地址: AEh

P4IO: P4的输入输出控制寄存器。

1: 设置输入

0: 设置输出

P3 口

(复位后的值为=FFH,input mode)

Bit:	7	6	5	4	3	2	1	0
	P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0

标示为: P3

地址: B0h

P3.7-0: P3是带有上拉电阻选项的端口, 可由P3IO寄存器设置为输出或输入, 由于P3IO 寄存器在复位后的值为FFh, 因此复位后, P3 被设置为输入。当P3IO 寄存器的值设置为00h, 则 P3 被设置为CMOS型态的输出。P3 多功能的共享管脚, 功能如下。

P3.5	T1	计时/计数器 1 外部输入
P3.4	T0	计时/计数器 0 外部输入
P3.3	$\overline{\text{INT1}}$	外部中断1输入
P3.2	$\overline{\text{INT0}}$	外部中断0输入



CID 寄存器

(复位后的值为=00H,仅读)

Bit:	7	6	5	4	3	2	1	0
	-	FCLK	FDATA	FCD	DTMFD	FDR	ALGO	RNG

标示为: CIDR

地址: B1h

这个CID寄存器会直接表示目前的CID讯号，寄存器的设置与清除完全是由硬件来处理。

FCLK: FSK 1200波特率的串行时钟。

FDATA: FSK 的串行资料。

FCD: 当侦测到FSK的载波时，此位会被设置为1，当没有侦测到时，此位会被清除0。

DTMFD: 当侦测到DTMF译码数据完成后，此位会被设置为1，当侦测到DTMF讯号结束时，此位会被清除0。

FDR: 当侦测到FSK译码后的8位数据完成后，此位会被设置为1，当侦测到FSK的起使讯号时，此位会被清除0。

ALGO: 双音频警告音信号（Dual tone Alert）的预警时间（Guard time）侦测，借由设置预警时间来侦测双音频警告音信号是否真的实现，1=侦测到双音频警告音信号，0=没有侦测到双音频警告音信号。

RNG: 振铃检测位。当侦测到振铃或极性反转时，此位会被设置为1，当没有侦测到时，此位会被清除为0。

CID 标志讯号产生器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	FSF	DTMDFD	FDRF	ALGOF	RNGF

标示为: CIDFG

地址: B2h

FSF: 当FSK检知到一个位而产生由上沿时钟讯号时，硬件会将此位设置为1，须要由软件来清除。

DTMDFD: 当DTMFD 产生上沿讯号时，硬件会将此位设置为1，须要由软件来清除。

FDRF: 当FDR 产生上沿讯号时，硬件会将此位设置为1，须要由软件来清除。

ALGOF: 当ALGO 产生上沿讯号时，硬件会将此位设置为1，须要由软件来清除。

RNGF: 当RNG 产生上沿讯号时，硬件会将此位设置为1，须要由软件来清除。

CID 电源控制寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	CIDE	-	FSKE	CASE	DTMFE

标示为: CIDPCR

地址: B3h

CIDE: 此位控制所有CID功能的使能，设置为0则所有CID功能被除能。

FSKE: 设置为1, FSK译码器使能。

CASE: 设置为1, 双音频警告讯号（Dual Tone Alert Signal）侦测器使能。



DTMFE: 设置为1, DTMF译码器使能。

FSK 译码数据寄存器

(复位后的值为=XXH)

Bit:	7	6	5	4	3	2	1	0
	FD7	FD6	FD5	FD4	FD3	FD2	FD1	FD0

标示为: FSKDR

地址: B4h

FD7-0: FSK译码所得的8位资料。

DTMF 译码数据寄存器

(复位后的值为=XXH)

Bit:	7	6	5	4	3	2	1	0
	CASH	CASL	DTMFH	DTMFL	DD3	DD2	DD1	DD0

标示为: DTMFDR

地址: B5h

CASH: 当侦测到双音频警告讯号 (Dual Tone Alert Signal) 的高音频部分, 此位会被设置为1。

CASL: 当侦测到双音频警告讯号 (Dual Tone Alert Signal) 的低音频部分, 此位会被设置为1。

DTMFH: 当侦测到DTMF的高音频部分, 此位会被设置为1。

DTMFL: 当侦测到DTMF的低音频部分, 此位会被设置为1。

DD3-0: DTMF译码器所解得的4位DTMF资料。

DTMF 呈现时间 (present time) 设置寄存器

(复位后的值为=19H)

Bit:	7	6	5	4	3	2	1	0
	DPT7	DPT6	DPT5	DPT4	DPT3	DPT2	DPT1	DPT0

标示为: DTMFPT

地址: B6h

设置预警时间 (Guard time) 一个单位是0.8582mS, 一般DTMF的呈现时间预设为21.45mS。

DPT7-0: 用来设置几个单位的DTMF的呈现时间, 当DTMF被侦测到(Est, 0 to 1)时, 则内部预警时间会开始从00H往上计时, 当计时到与DTMFPT寄存器值相同时, 则表示DTMF信号被正式认可, 当Est信号变化为0时, 则会停止计时并且会清除计时内容。

DTMF 消失时间 (absent time) 设置寄存器

(复位后的值为=19H)

Bit:	7	6	5	4	3	2	1	0
	DAT7	DAT6	DAT5	DAT4	DAT3	DAT2	DAT1	DAT0

标示为: DTMFAT

地址: B7h

设置预警时间 (Guard Time) 一个单位是0.8582mS, 一般DTMF的消失时间预设为21.45mS。

DAT7-0: 用来设置几个单位的DTMF的消失时间, 当DTMF被侦测到(Est, 1 to 0)时, 则内部预警时间会开始从00H往上计时, 当计时到与DTMFAT寄存器值相同时, 则表示DTMF信号正式消失, 当Est信号变化为1时, 则会停止计时并且会清除计时内容。



中断优先级设置

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	PS1	-	-	PT1	PX1	PT0	PX0

标示为: IP

地址: B8h

IP.7, IP.6~5: 未使用到的位。

PS1: 设置串行口中断优先级, 当PS1设置为1时, 高优先处理; 为0, 则是低优先处理。

PT1: 设置Timer 1中断优先级, 当PT1设置为1时, 高优先处理; 为0, 则是低优先处理。

PX1: 设置外部中断源1中断优先级, 当PX1设置为1时, 高优先处理; 为0, 则是低优先处理。

PT0: 设置Timer 0中断优先级, 当PT0设置为1时, 高优先处理; 为0, 则是低优先处理。

PX0: 设置外部中断源0中断优先级, 当PX0设置为1时, 高优先处理; 为0, 则是低优先处理。

DTMF 讯号产生寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	DTGE	HE	LE	L1	L0	H1	H0

标示为: DTMFG

地址: BAh

L1	L0	H1	H0	Selected tone
x	x	0	0	1209Hz
x	x	0	1	1336Hz
x	x	1	0	1477Hz
x	x	1	1	1633Hz
0	0	X	x	697Hz
0	1	X	x	770Hz
1	0	X	x	852Hz
1	1	X	x	941Hz

LE: 设置为1, 则DTMF低频组群使能。

HE: 设置为1, 则DTMF高频组群使能。

DTGE: 设置为1, 则使能DTMF讯号由DTMF/FSK管脚输出。

较器寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	-	RESC	REF	-	COMPEN

标示为: COMPR

地址: BBh

RESC: 比较器结果输出位, 当比较器的正端VPOS电位大于负端VNEG电位时, 此位会被设置为

1, 此位仅可被读取。



REF: REF=0 比较器的参考输入点由 VPOS/P4.4 管脚输入。

REF=1 比较器的参考输入点由内部电压调整器的输出电位提供。

COMPEN: COMPEN = 0 比较器除能

COMPEN = 1 比较器使能

闲置方式释放条件控制寄存器 1

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	IRCS1	-	-	IRCT1	IRCX1	IRCT0	IRCX0

标示为: IRC1

地址: BCh

当系统进入闲置方式后, 被释放回正常运行方式, 此一寄存器会记录是哪一个功能来释放闲置方式的, 硬件会自动设定为1来表示此功能释放闲置方式, 而此寄存器IRC1也可以被任意读取和修改。

IRCS1: 设定为1来表示由串行口中断标志来释放闲置方式。

IRCT1: 设定为1来表示由Timer 1 中断标志来释放闲置方式。

IRCX1: 设定为1来表示由外部中断1中断标志来释放闲置方式。

IRCT0: 设定为1来表示由Timer 0 中断标志来释放闲置方式。

IRCX0: 设定为1来表示由外部中断0中断标志来释放闲置方式。

闲置方式释放条件控制寄存器 2

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	IRCWDI	IRCCOMP	IRCDIV	IRCCID	IRCX3	IRCX2

标示为: IRC2

地址: BDh

当系统进入闲置方式后, 被释放回正常运行方式, 此一寄存器会记录是哪一个功能来释放闲置方式的, 硬件会自动设定为1来表示此功能释放闲置方式, 而此寄存器IRC2也可以被任意读取和修改。IRCWDI: 设定为1来表示由看门狗计时器中断标志来释放闲置方式。

IRCCOMP: 设定为1来表示由比较器中断标志来释放闲置方式。

IRCDIV: 设定为1来表示由分频器中断标志来释放闲置方式。

IRCCID: 设定为1来表示由CID中断标志来释放闲置方式。

IRCX3: 设定为1来表示由外部中断3中断标志来释放闲置方式。

IRCX2: 设定为1来表示由外部中断2中断标志来释放闲置方式。

CAS TONE 呈现时间 (present time) 设置寄存器

(复位后的值为=0FH)

Bit:	7	6	5	4	3	2	1	0
	CASPT7	CASPT6	CASPT5	CASPT4	CASPT3	CASPT2	CASPT1	CASPT0

标示为: CASPT

地址: BEh



设置预警时间 (Guard time) 一个单位是0.8582mS, 一般CAS tone的呈现时间预设为12.87mS。

CASPT7-0: 用来设置几个单位的CAS tone的呈现时间, 当CAS tone被侦测到(ALGR, 0 to 1)时, 则内部预警时间会开始从00H往上计时, 当计时到与CASPT寄存器值相同时, 则表示CAS tone信号被正式认可, 当ALGR信号变化为0时, 则会停止计时并且会清除计时内容。

CAS TONE 消失时间 (absent time) 设置寄存器 (复位后的值为=0FH)

Bit:	7	6	5	4	3	2	1	0
	CASAT7	CASAT6	CASAT5	CASAT4	CASAT3	CASAT2	CASAT1	CASAT0

标示为: CASAT

地址: BFh

设置预警时间 (Guard time) 一个单位是0.8582mS, 一般CAS tone的消失时间预设为12.87mS。

CASAT7-0: 用来设置几个单位的CAS tone的消失时间, 当CAS tone被侦测到(ALGR, 1 to 0)时, 则内部预警时间会开始从00H往上计时, 当计时到与CASAT寄存器值相同时, 则表示CAS tone信号正式消失, 当ALGR信号变化为1时, 则会停止计时并且会清除计时内容。

串行口控制寄存器 (复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	SF1	-	REGON	REN1	SFQ	SEDG	CLKIO	SIO

标示为: SCON1

地址: C0h

SF1: 串行口中断标志. 当8-位的串行资料处理完毕后, SF1 会被硬件自动设置为1. 当执行串行口中断时SF1会自动被清除为0或者是由软件来清除为0。

REGON: 内部电压调整器除能/使能控制器。0= 除能, 1= 使能。

REN1: 将 REN1 位由0设置为1来启动串行口开始接收8-位的串行资料。

SFQ: SFQ=0 串行口时钟输出频率为 $f_{OSC} / 2$
SFQ=1 串行口时钟输出频率为 $f_{OSC} / 256$

SEDG: SEDG=0 串行资料回被截取时序的下沿, 初始值SCLK=0.
SEDG=1 串行资料回被截取时序的上沿, 初始值SCLK=1.

CLKIO: CLKIO=0 P4.0(SCLK) 口为输出方式
CLKIO=1 P4.0(SCLK) 口为输入方式

SIO: SIO=0 P4.0 & P4.1口为一般的输入 / 输出口
SIO=1 P4.0 & P4.1口为串行口功能



串行口资料缓冲器

(复位后的值为=00H) 仅读

Bit:	7	6	5	4	3	2	1	0
	SBUF1.7	SBUF1.6	SBUF1.5	SBUF1.4	SBUF1.3	SBUF1.2	SBUF1.1	SBUF1.0

标示为: SBUF1

地址: C1h

SBUF1.7-0: 串行口的串行资料皆由此一资料缓冲器读入 / 写出. 它实际上由两个不同的 8 位寄存器所组成的, 一个用于接收, 任何接收的资料都由此缓冲器, 另一个用于传送, 任何传送的资料需经由此缓冲器。

电压调整控制寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	-	REGVC.3	REGVC.2	REGVC.1	REGVC.0

标示为: REGVC

地址: C2h

REGVC.3-0: 由4 位来控制电压调整器的电压输出。

电源控制寄存器

(复位后的值为=XXX00001B)

Bit:	7	6	5	4	3	2	1	0
	XT/RG	RGMD	RGSL	X2OFF	X1OFF	-	-	-

标示为: PMR

地址: C4h

XT/RG: 主振晶振/RC振荡源选择。设置为1, 则主振为晶振或是外部时钟输入。设置为0, 则主振选择为内部RC振荡源。当选择主振为晶振前, 必须先使主振起振X1UP, 即(STATUS.4)必须为1及X1OFF(PMR.3)设置为0。如果没有遵循此一步骤, 将会产生无效动作。

RGMD: RC方式状态。此位显示主振选择的时钟状态。为0, 则主振选择为晶振或是外部时钟输入; 为1, 则主振选择为内部RC振荡源。

RGSL: RC振荡源选择。此位用于选择释放停止方式后的振荡源。设置为1, 则释放停止方式后的振荡源为内部RC振荡源; 设置为0, 则释放停止方式后的振荡源为加了延迟确保稳定后的晶振。

X2OFF: 设置为1, 则辅振(32768Hz)被除能。

X1OFF: 设置为1, 则主振(3.579MHz)被除能; 设置为0, 则使主振(3.579MHz)被重新使能。当被设置为RC方式时, 仅可被设置为1。当设置此位为0, 使主振被重新使能, 可通过查看X1UP (STATUS.4) 的值是否被设置为1, 来判别起振是否完成。

状态寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	X2UP	HIP	LIP	X1UP	-	-	-	-

标示为: STATUS

地址: C5h



- X2UP:** 辅振源振荡状态。当此位为1，则表示辅振振荡源是在稳定输出的状态，当X2OFF设置为1时，此位会被硬件自动设置为0。在option选项，有两个为振荡源稳定输出而增加延迟的选项，一为延迟1024个时钟，另一为延迟65536个时钟。
- HIP:** 高优先权中断状态。当此位被设置为1，则表示目前程序是运行在高优先权的中断向量内，当程序运行到RETI指令时，此位被设置为0。
- LIP:** 低优先权中断状态。当此位被设置为1，则表示目前程序是运行在低优先权的中断向量内，当程序运行到RETI指令时，此位被设置为0。
- X1UP:** 主振源振荡状态。当此位为1，则表示主振振荡源是在稳定输出的状态，每次当主振由停止方式释放出来或者是当X1OFF设置为1时，此位会被硬件自动设置为0。在上电复位完成后，此位会被硬件自动设置为1。当设置此位为0，XT/RG无法设置主振为晶振，以确保不会有无效动作产生。在option选项，有两个为了振荡源稳定输出而增加延迟的选项，一为延迟4096个时钟，另一为延迟65536个时钟。

※ 请在辅振重新使能稳定后X2UP = "1"，插入至少5个NOP，再将系统时钟切换为Fsys = Fs (CKCON1.0 = "1", M/S)，否则可能会不稳定的现象。

FSK 传送控制寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	FTE	FTM	FDS	-	-	-	LO1	LO0

标示为: FSKTC

地址: C6h

FTE: FSK 传送控制。1=使能，0=除能。

FTM: FSK 传送标准控制。 1=Bellcore, 0=V.23。

FDS: FSK 资料传送状态。

LO0, LO1: FSK 传送电平选项。

FSK 输出电平	LO1	LO0
150mV	0	0
120mV	0	1
95mV	1	0
75mV	1	1

FSK 传送资料缓冲器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	FSKTB.7	FSKTB.6	FSKTB.5	FSKTB.4	FSKTB.3	FSKTB.2	FSKTB.1	FSKTB.0

标示为: FSKTB

地址: C7h

FSKTB.0: 由于FSK 资料传送是采用串行输出，因此只有FSKTB.0会被当成FSK 资料传送输出。



分频器控制寄存器

(复位后的值为=01H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	DIVA

标示为: DIVC

地址: C8h

DIVA: 分频器使能控制位, DIVA=1 使能, DIVA=0 除能。

程序状态字寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	CY	AC	F0	RS1	RS0	OV	F1	P

标示为: PSW

地址: D0h

CY: 进位标志 (Carry flag)。ALU 在运算后有产生进位, 则会设置此位, 可由软件设置为1或0, 用以作跳转判断使用。

AC: 辅助进位位 (Auxiliary carry)。用以表示低4位对高4位的进位或借位。

F0: 用户标志位 0。用户可由软件自行设置位1或0。

RS.1-0: 寄存器页面选择位:

RS1	RS0	寄存器页面	地址
0	0	0	00-07h
0	1	1	08-0Fh
1	0	2	10-17h
1	1	3	18-1Fh

OV: 溢出标志位 (Overflow flag), 它可以指示运算过程中是否发生了溢出。

F1: 用户标志位 1。用户可由软件自行设置位1或0。

P: 奇偶标志位。用于指示运算结果中1的个数的奇偶性, P=1 奇数, P=0 偶数。

看门狗计数器控制

(复位后的值为: note)

Bit:	7	6	5	4	3	2	1	0
	-	POR	-	WFS	WDIF	WTRF	EWT	RWT

标示为: WDCON

地址: D8h



POR: 上电复位标志，当上电复位产生，硬件会自动设置为1，由软件来清除为0。

WFS: 看门狗计数器输入时钟选择。当此位被设置为1，则看门狗计数器输入时钟由辅振 F_S ，当此位被设置为0，则输入时钟由系统时钟 F_{OSC} 。

WDIF:看门狗计数器中断标志，当看门狗计数器溢出时，硬件会自动设置为1，假如此时中断及看门狗计数器中断都使能的话，则会跳转至中断向量运行。软件及任何复位皆可将它设置为0。

WTRF: 看门狗计数器复位标志，当产生看门狗计数器复位后，硬件会自动设置为1，必须由软件来清除为0。不正常的上电也会使得此位被设置0，因此软件需要对此作判断。当 $EWT = 0$ 时，则此位的设定是无效的。

EWT: 看门狗计数器复位控制， $EWT=1$ 使能看门狗计数器复位， $EWT=0$ 除能看门狗计数器复位。

RWT: 清除看门狗计数器计数控制， 此位是在帮助设置看门狗计数器重新计数，以便在看门狗计数器产生复位前使其重新计数过。当看门狗计数器溢出时，假如 $EWDI$ ($EIE.5$)=1 看门狗计数器中断使能的话，程序则会跳转至看门狗计数器中断运行，假如 $EWT=1$ 看门狗计数器复位使能的话，则在512个系统时钟后会产生看门狗计数器复位。

备注:

WDCON SFR 在外部复位脚拉低电平产生复位后，会被设置为 $0x000xx0b$ ，当产生看门狗计数器复位后，硬件会自动设置 **WTRF**为1，可是在上电或掉电后，**WTRF**会被设置为 0 ,此**WTRF**不会因为复位脚拉低电平产生复位而改变，上电复位后，硬件会自动设置**POR**为1 以及 **EWT**为0，其他复位无法改变**POR**以及**EWT**的设置。

算术逻辑部件

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0

标示为: ACC

地址: E0h

ACC.7-0: 算术逻辑部件寄存器。

延伸的中断使能控制寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	EWDI	ECOMP	EDIV	ECID	EX3	EX2

标示为: EIE

地址: E8h

EIE.7-6: 保留位。

EWDI: 看门狗计数器中断。1=使能，0=除能。

ECOMP: 比较器中断。1=使能，0=除能。

EDIV: 分频器中断。1=使能，0=除能。

ECID: CID中断。1=使能，0=除能。

EX3: 外部中断3。1=使能，0=除能。

EX2: 外部中断2。1=使能，0=除能。



B 寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0

标示为: B

地址: F0h

B.7-0: B寄存器被用来当成第二个算术逻辑部件寄存器。

延伸的中断优先级设置

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	PWDI	PCOMP	PDIV	PCID	PX3	PX2

标示为: EIP

地址: F8h

PWDI: 看门狗计时器中断优先级设置。当PWDI为1时, 高优先处理; 为0, 则是低优先处理。

PCOMP: 比较器中断优先级设置。当PCOMP为1时, 高优先处理; 为0, 则是低优先处理。

PDIV: 分频器中断优先级设置。当PDIV为1时, 高优先处理; 为0, 则是低优先处理。

PCID: CID中断优先级设置。当PCID为1时, 高优先处理; 为0, 则是低优先处理。

PX3: 外部中断3中断优先级设置。当PX3为1时, 高优先处理; 为0, 则是低优先处理。

PX2: 外部中断2中断优先级设置。当PX2为1时, 高优先处理; 为0, 则是低优先处理。

CID 放大倍率控制资料寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0

标示为: CIDGD

地址: F9h

CIDGD.7-0: 此资料寄存器用以控制输入CID部分的放大倍率或是设定磁滞 (hysteresis)。

CID放大倍率控制地址寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	-	-	-	-	BIT3	BIT2	BIT1	BIT0

标示为: CIDGA

地址: FAh

CIDGA.3: CIDGD截取控制资料。利用此位上沿信号来输入CID各个由CIDGA.2-0所定义地址的各个控制寄存器。

CIDGA.2-0: 此地址在用以输入CID各个控制寄存器。



6.3 各个寄存器复位后的值

下表列出各个寄存器在各种复位后的值为何。

SFR 项目	复位后的值为 Reset	上电复位 POR	看门狗计数器复位 WDT Reset
ACC, B, STATUS, PSW,	00h	00h	00h
SP,	07h	07h	07h
PAGE	00h	00h	00h
P0, P1, P2, P3, P4, P0IO, P1IO, P2IO, P3IO, P4IO	ffh	ffh	ffh
DPL, DPH, DPL1, DPH1, DPS	00h	00h	00h
PCON, TCON, TMOD,	00h	00h	00h
TL0, TL1, TH0, TH1,	00h	00h	00h
CKCON1, CKCON2, SCON1, SBUF1, REGVC,	00h	00h	00h
EIF, IE, HB, IP, EIE, EIP	00h	00h	00h
P1SR, P1EF, P1H, P2H, P3H, P4H,	00h	00h	00h
CIDR, CIDFG, CIDPCR, CIDGD, CIDGA,	00h	00h	00h
FSKDR, DTMFDR,	***** B	***** B	***** B
DTMFPT, DTMFAT,	19h	19h	19h
DTMFG, COMPR, IRC1, IRC2, FSKTC, FSKTB,	00h	00h	00h
CASPT, CASAT,	0fh	0fh	0fh
PMR	1000xx1B	1000xx1B	uuu00xx1B
DIVC,	01h	01h	01h
WDCON	0u000uu0B	01000000B	0u0001u0B

x: 未使用

u: 不改变

*: 由硬件来决定

6.4 指令集

W925E/C240能够兼容所有8032系列的指令，但是在指令执行的机械时序上有所不同。在W925E/C240下，一个指令周期只需要四个系统时钟，而标准的8032却需要12个系统时钟，此外指令机械码截取只需要1个系统时钟，而标准的8032却需要6个系统时钟。



表 2 指令标记有效标志更动

Instruction	Carry	Overflow	Auxiliary Carry	Instruction	Carry	Overflow	Auxiliary Carry
INC, DEC	-	-	-	SETB C	1		
ADD	X	X	X	CLR C	0		
ADDC	X	X	X	CPL C	X		
SUBB	X	X	X	ANL C, bit	X		
MUL	0	X		ANL C, bit	X		
DIV	0	X		ORL C, bit	X		
DA A	X			ORL C, bit	X		
RRC A	X			MOV C, bit	X		
RLC A	X			CJNE	X		

A "X" 显示标志将根据结果来更动

A "-" 显示标志将不做更动

表 3 W925E/C240指令表, 所需字节及指令周期

Instruction	HEX Op-Code	Bytes	Machine Cycles	Instruction	HEX Op-Code	Bytes	Machine Cycles
NOP	00	1	1	ANL A, R0	58	1	1
ADD A, R0	28	1	1	ANL A, R1	59	1	1
ADD A, R1	29	1	1	ANL A, R2	5A	1	1
ADD A, R2	2A	1	1	ANL A, R3	5B	1	1
ADD A, R3	2B	1	1	ANL A, R4	5C	1	1
ADD A, R4	2C	1	1	ANL A, R5	5D	1	1
ADD A, R5	2D	1	1	ANL A, R6	5E	1	1
ADD A, R6	2E	1	1	ANL A, R7	5F	1	1
ADD A, R7	2F	1	1	ANL A, @R0	56	1	1
ADD A, @R0	26	1	1	ANL A, @R1	57	1	1
ADD A, @R1	27	1	1	ANL A, direct	55	2	2
ADD A, direct	25	2	2	ANL A, #data	54	2	2
ADD A, #data	24	2	2	ANL direct, A	52	2	2
ADDC A, R0	38	1	1	ANL direct, #data	53	3	3
ADDC A, R1	39	1	1	ANL C, bit	82	2	2
ADDC A, R2	3A	1	1	ANL C, /bit	B0	2	2
ADDC A, R3	3B	1	1	CJNE A, direct, rel	B5	3	4
ADDC A, R4	3C	1	1	CJNE A, #data, rel	B4	3	4



表 4 W925E/C240指令表, 所需字节及指令周期, continued

Instruction	HEX Op-Code	Bytes	Machine Cycles	Instruction	HEX Op-Code	Bytes	Machine Cycles
ADDC A, R5	3D	1	1	CJNE @R0, #data, rel	B6	3	4
ADDC A, R6	3E	1	1	CJNE @R1, #data, rel	B7	3	4
ADDC A, R7	3F	1	1	CJNE R0, #data, rel	B8	3	4
ADDC A, @R0	36	1	1	CJNE R1, #data, rel	B9	3	4
ADDC A, @R1	37	1	1	CJNE R2, #data, rel	BA	3	4
ADDC A, direct	35	2	2	CJNE R3, #data, rel	BB	3	4
ADDC A, #data	34	2	2	CJNE R4, #data, rel	BC	3	4
ACALL addr11	71,91,B1,11,31,51,D1,F1	2	3	CJNE R5, #data, rel	BD	3	4
AJMP ADDR11	01,21,41,61,81,A1,C1,E1	2	3	CJNE R6, #data, rel	BE	3	4
CJNE R7, #data, rel	BF	3	4	JC rel	40	2	3
CLR A	E4	1	1	JNC rel	50	2	3
CPL A	F4	1	1	JB bit, rel	20	3	4
CLR C	C3	1	1	JNB bit, rel	30	3	4
CLR bit	C2	2	2	JBC bit, rel	10	3	4
CPL C	B3	1	1	LCALL addr16	12	3	4
CPL bit	B2	2	2	LJMP addr16	02	3	4
DEC A	14	1	1	MUL AB	A4	1	5
DEC R0	18	1	1	MOV A, R0	E8	1	1
DEC R1	19	1	1	MOV A, R1	E9	1	1
DEC R2	1A	1	1	MOV A, R2	EA	1	1
DEC R3	1B	1	1	MOV A, R3	EB	1	1
DEC R4	1C	1	1	MOV A, R4	EC	1	1
DEC R5	1D	1	1	MOV A, R5	ED	1	1
DEC R6	1E	1	1	MOV A, R6	EE	1	1
DEC R7	1F	1	1	MOV A, R7	EF	1	1
DEC @R0	16	1	1	MOV A, @R0	E6	1	1



表 5 W925E/C240指令表, 所需字节及指令周期, continued

Instruction	HEX Op-Code	Bytes	Machine Cycles	Instruction	HEX Op-Code	Bytes	Machine Cycles
DEC @R1	17	1	1	MOV A, @R1	E7	1	1
DEC direct	15	2	2	MOV A, direct	E5	2	2
DEC DPTR	A5	1	2	MOV A, #data	74	2	2
DIV AB	84	1	5	MOV R0, A	F8	1	1
DA A	D4	1	1	MOV R1, A	F9	1	1
DJNZ R0, rel	D8	2	3	MOV R2, A	FA	1	1
DJNZ R1, rel	D9	2	3	MOV R3, A	FB	1	1
DJNZ R5, rel	DD	2	3	MOV R4, A	FC	1	1
DJNZ R2, rel	DA	2	3	MOV R5, A	FD	1	1
DJNZ R3, rel	DB	2	3	MOV R6, A	FE	1	1
DJNZ R4, rel	DC	2	3	MOV R7, A	FF	1	1
DJNZ R6, rel	DE	2	3	MOV R0, direct	A8	2	2
DJNZ R7, rel	DF	2	3	MOV R1, direct	A9	2	2
DJNZ direct, rel	D5	3	4	MOV R2, direct	AA	2	2
INC A	04	1	1	MOV R3, direct	AB	2	2
INC R0	08	1	1	MOV R4, direct	AC	2	2
INC R1	09	1	1	MOV R5, direct	AD	2	2
INC R2	0A	1	1	MOV R6, direct	AE	2	2
INC R3	0B	1	1	MOV R7, direct	AF	2	2
INC R4	0C	1	1	MOV R0, #data	78	2	2
INC R5	0D	1	1	MOV R1, #data	79	2	2
INC R6	0E	1	1	MOV R2, #data	7A	2	2
INC R7	0F	1	1	MOV R3, #data	7B	2	2
INC @R0	06	1	1	MOV R4, #data	7C	2	2
INC @R1	07	1	1	MOV R5, #data	7D	2	2
INC direct	05	2	2	MOV R6, #data	7E	2	2
INC DPTR	A3	1	2	MOV R7, #data	7F	2	2
JMP @A+DPTR	73	1	2	MOV @R0, A	F6	1	1
JZ rel	60	2	3	MOV @R1, A	F7	1	1
JNZ rel	70	2	3	MOV @R0, direct	A6	2	2



表 6 W925E/C240指令表, 所需字节及指令周期, continued

Instruction	HEX Op-Code	Bytes	Machine Cycles	Instruction	HEX Op-Code	Bytes	Machine Cycles
MOV @R1, direct	A7	2	2	RL A	23	1	1
MOV @R0, #data	76	2	2	RLC A	33	1	1
MOV @R1, #data	77	2	2	RR A	03	1	1
MOV direct, A	F5	2	2	RRC A	13	1	1
MOV direct, R0	88	2	2	SETB C	D3	1	1
MOV direct, R1	89	2	2	SETB bit	D2	2	2
MOV direct, R2	8A	2	2	SWAP A	C4	1	1
MOV direct, R3	8B	2	2	SJMP rel	80	2	3
MOV direct, R4	8C	2	2	SUBB A, R0	98	1	1
MOV direct, R5	8D	2	2	SUBB A, R1	99	1	1
MOV direct, R6	8E	2	2	SUBB A, R2	9A	1	1
MOV direct, R7	8F	2	2	SUBB A, R3	9B	1	1
MOV direct, @R0	86	2	2	SUBB A, R4	9C	1	1
MOV direct, @R1	87	2	2	SUBB A, R5	9D	1	1
MOV direct, direct	85	3	3	SUBB A, R6	9E	1	1
MOV direct, #data	75	3	3	SUBB A, R7	9F	1	1
MOV DPTR, #data 16	90	3	3	SUBB A, @R0	96	1	1
MOVC A, @A+DPTR	93	1	2	SUBB A, @R1	97	1	1
MOVC A, @A+PC	83	1	2	SUBB A, direct	95	2	2
MOVX A, @R0	E2	1	2	SUBB A, #data	94	2	2
MOVX A, @R1	E3	1	2	XCH A, R0	C8	1	1
MOVX A, @DPTR	E0	1	2	XCH A, R1	C9	1	1
MOVX @R0, A	F2	1	2	XCH A, R2	CA	1	1
MOVX @R1, A	F3	1	2	XCH A, R3	CB	1	1
MOVX @DPTR, A	F0	1	2	XCH A, R4	CC	1	1
MOV C, bit	A2	2	2	XCH A, R5	CD	1	1
MOV bit, C	92	2	2	XCH A, R6	CE	1	1
ORL A, R0	48	1	1	XCH A, R7	CF	1	1
ORL A, R1	49	1	1	XCH A, @R0	C6	1	1
ORL A, R2	4A	1	1	XCH A, @R1	C7	1	1
ORL A, R3	4B	1	1	XCHD A, @R0	D6	1	1



表 7 W925E/C240指令表, 所需字节及指令周期, continued

Instruction	HEX Op-Code	Bytes	Machine Cycles	Instruction	HEX Op-Code	Bytes	Machine Cycles
ORL A, R4	4C	1	1	XCHD A, @R1	D7	1	1
ORL A, R5	4D	1	1	XCH A, direct	C5	2	2
ORL A, R6	4E	1	1	XRL A, R0	68	1	1
ORL A, R7	4F	1	1	XRL A, R1	69	1	1
ORL A, @R0	46	1	1	XRL A, R2	6A	1	1
ORL A, @R1	47	1	1	XRL A, R3	6B	1	1
ORL A, direct	45	2	2	XRL A, R4	6C	1	1
ORL A, #data	44	2	2	XRL A, R5	6D	1	1
ORL direct, A	42	2	2	XRL A, R6	6E	1	1
ORL direct, #data	43	3	3	XRL A, R7	6F	1	1
ORL C, bit	72	2	2	XRL A, @R0	66	1	1
ORL C, /bit	A0	2	2	XRL A, @R1	67	1	1
PUSH direct	C0	2	2	XRL A, direct	65	2	2
POP direct	D0	2	2	XRL A, #data	64	2	2
RET	22	1	2	XRL direct, A	62	2	2
RETI	32	1	2	XRL direct, #data	63	3	3



6.5 电源管理

W925E/C240有3种方式的电源管理，分别为一般方式，闲置方式以及停止方式来控制系统的功耗。

一般方式

此为一般的工作方式，所有功能都运行正常。

闲置方式

由设置PCON.0为1，可以进入闲置，在设置进入闲置的指令执行完毕后，才会真正进入闲置，在闲置方式下，时钟将不再进入CPU动作，但是中断，计数器，看门狗计数器，分频器，比较器，CID等都会正常动作，而程序计数器，堆栈指针，程序状态字，累加器，各个输入/输出口管脚及其它寄存器都会保持它在进入闲置前的内容。释放闲置的方法有两种，一是中断，因为中断在进入闲置后还可以正常运作，所以设置中断的条件可以用来释放闲置，并且硬件会自动清除闲置设置位。假如PCON.4被设置为0，则闲置被释放外，还会直接跳转进入中断服务程序后再返回到进入闲置的下一个程序运行，反之PCON.4被设置为1，则只有闲置被释放，程序直接从进入闲置的下一个程序运行。

另一个释放闲置的方式是复位，不管是复位脚下拉复位，上电/掉电复位或者是看门狗计数器复位，不同于中断来释放闲置，用复位来释放闲置，程序计数器以及各个输入/输出口及寄存器都会返回它在进入复位后应有的内容，由于在闲置方式下，晶振并不会停止，所以复位释放闲置后，程序会立刻从0000h开始运行。还有因为进入闲置后，看门狗计数器并不会停止，所以当看门狗计数器溢出后会产生中断可以用来当成释放闲置的条件，假如看门狗计数器溢出后，而没有去清除看门狗计数器计数的话，在512个时钟后就会产生看门狗计数器的复位，也可以来释放闲置。

停止方式

由设置PCON.1为1，可以进入停止方式。指令会停在执行完进入停止方式的指令后，而各个输入/输出口及所有寄存器都会保持它在进入停止前的内容。由于停止方式会停掉晶振时钟，所以所有的动作都会停止，此时芯片处于最省功耗的状态。

W925E/C240释放停止的条件有复位脚下拉复位，外部输入中断以及振铃检测。在复位脚下拉产生复位来释放停止，会使得晶振重新起振，并且经过65536个时钟的延迟，晶振重新起振并且稳定后，程序会从0000h开始运行。由于停止方式会停掉晶振时钟，所以看门狗计数器无法当成释放停止的条件。

外部输入中断以及振铃检测也可来释放停止，只要相对应的中断有设置，同样的释放停止，会使得晶振重新起振，并且经过65536个时钟的延迟，晶振重新起振并且稳定后，会去执行相对应的中断，当中断服务程序完后再返回到进入停止的下一个程序继续运行。

当RGSL(PMR.5)被设置为1，则释放停止后系统会切换RC起振代替晶振，加速释放停止后系统的运行，而在晶振重新起振，并且经过65536个时钟的延迟使得晶振起振稳定后，系统会自动切换RC起振回晶振，RC起振的频率约为2-4MHz，此时RC起振的作用是为了加速释放停止后系统的运行，该功能在低功耗并且经常需要进入停止方式的应用中非常合适。

6.6 复位

W925E/C240 提供了多个方式使得芯片进入复位。基本上，大部分的寄存器在复位后都会返回到初始值，但是有一些标志复位后的值确是取决于复位的方式，用户可以根据这些不同复位的方式所产生不同标志设置，来判断复位后的程序该如何运行。以下为几个复位方式，复位脚下拉复位，上电/掉电复位以及看门狗计数器复位。



复位脚下拉复位

芯片内部会在CPU的机械时序C4去截取复位脚的状态，所以复位脚下拉低电平至少需要保持2个机械时序的宽度，芯片才会进入复位状态，并且达到内部时序的同步。一旦芯片进入复位，则会等待复位脚上拉为高电平至少需要保持2个机械时序的宽度，芯片才会进入一般运行状态，程序会立刻从0000h开始运行。由于复位脚下拉复位并没有特别的标志来表明，但也可由寄存器初始值来得知。

看门狗计数器复位

看门狗计数器本身是一个不会停止但能设置计数宽度的计数器，使用者可以用软件去清除看门狗计数器的计数，使它重新计数,以避免产生溢出而去设置WDIF。所以当看门狗计数器使能并且产生溢出后而去设置WDIF为1，则在512个时钟后就会产生看门狗计数器的复位。看门狗计数器复位的动作会保持2个机械时序的宽度，然后芯片才会进入一般运行状态，程序会立刻从0000h开始运行。

6.7 中断

W925E/C240对于所有11个中断都有两种优先权的设置，每一个中断都有各自的设置位，标志位，中断向量以及使能位。此外还有一个所有中断的使能/除能控制。

中断源种类

外部中断 $\overline{INT0}$ 及 $\overline{INT1}$ 可被设置为下沿或是低电平触发，可由IT0或IT1位来设置。在TCON寄存器内的IE0及IE1是用来指示外部中断 $\overline{INT0}$ 及 $\overline{INT1}$ 的产生。当外部中断被设置为下沿触发时，系统会在每个机械时序内取样，当某一时序取样位为高电平，而在下一个时序取样位为低电平，则会承认外部中断被下沿触发，而设置在TCON寄存器内相对应的IE0及IE1用来指示外部中断的产生，并且要求中断。由于系统会在每个机械时序内取样中断，因此外部中断输入的脉冲宽度至少要有个机械时序的宽度才可被认可，中断认可后如果跳转进入中断服务程序运行，则在TCON寄存器内向对应的IE0及IE1会被自动清除为0。当外部中断被设置为低电平触发，则低电平必须一直保持到中断认可并且跳转进入中断服务程序运行才可回到高电平，否则不被认可，并且在进入中断服务程序运行后，在该低电平触发方式下相对应的IE0及IE1不会被自动清除为0，因为有可能在中断服务程序运行完跳转出后，外部中断一直被拉为低电平，此使系统有可能再次认可外部中断而再次进入中断服务程序运行。（外部中断 INT2 及 INT3 只有下沿触发的方式）TF0 及 TF1是用来指示Timer 0, Timer 1中断，当Timer 0, Timer 1计数产生溢出时会设置相对应的TF0 及 TF1为1，中断认可后如果跳转进入中断服务程序运行，则在相对应的TF0及TF1会被自动清除为0。

看门狗计数器可以当成系统监督或是简单的计数器，当看门狗计数器使能并且产生溢出后而去设置WDIF(WDCON.3)为1，假如看门狗计数器中断使能的话，则会跳转进入看门狗计数器中断服务程序运行。

串行口可由串行传送或串行接收动作来产生中断，但都是同一个中断向量，中断产生会设置在SCON.1的SF1位为1，中断认可后如果跳转进入中断服务程序运行，则SF1会自动被清除为0。

分频器中断是当分频器产生溢出后会设置DIVF为1而产生的中断，中断认可后如果跳转进入中断服务程序运行，则DIVF会自动被清除为0，而分频器中断的使能与除能是由EDIV位来设置的。

比较器中断是由RESC位有低电平转换到高电平后，会使得COMPf被设置为1而产生比较器中断，RESC位是由比较器及时结果的输出，当比较器正端电平大于负端，则RESC会被设置为1。

CID中断主要是由CIDF被设置为1，CIDF被设置是根据所有的CID 标志作逻辑或（OR）组合，会由硬件来设置而由软件来清除，CID 标志的结构有以下图 6-4 所示。

每一个中断都可以由设置或清除IE或EIE寄存器来达到个别中断的使能或除能。在 IE.7的EA位是控制所有中断使能或除能的位，只有当EA被设置为1时，个别中断的使能才有作用。




图 6-4 CID 标志的结构

优先级设置结构

在中断结构理有高优先级与低优先级设置两种，每一个中断源都可被独立的设置高低优先级，自然的，在高优先级中断运行时，不会被较低优先级的中断给干扰。但是无论如何，中断本身有一内部机制，以解决当中断同时来到或是相同等级的优先级设置使得处理顺序，此一处理顺序定义如下表所示，优先级等级由数字小的优先到数字大的。

表 8 中断优先级处理顺序表

中断	标志位	标志位址	使能位	使能位址	优先顺序	标志清除	中断向量
外部中断0	IE0	TCON.1	EX0	IE.0	1(最高)	硬件+软件	03h
Timer0中断	TF0	TCON.5	ET0	IE.1	2	硬件+软件	0Bh
外部中断1	IE1	TCON.3	EX1	IE.2	3	硬件+软件	13h
Timer1中断	TF1	TCON.7	ET1	IE.3	4	硬件+软件	1Bh
串行口中断	SF1	SCON1.7	ES1	IE.6	5	硬件+软件	3Bh
外部中断2	IE2	EXIF.0	EX2	EIE.0	6	硬件+软件	43h
外部中断3	IE3	EXIF.1	EX3	EIE.1	7	硬件+软件	4Bh
CID中断	CIDF	EXIF.2	ECID	EIE.2	8	软件	53h
分频器中断	DIVF	EXIF.3	EDIV	EIE.3	9	硬件+软件	5Bh
比较器中断	COMP F	EXIF.4	ECOMP	EIE.4	10	硬件+软件	63h
看门狗计数器中断	WDIF	WDCON.3	EWDI	EIE.5	11(最低)	软件	6Bh

备注: 斜体字的部分是不可以使用位定址法。

系统会在每一个机械时序去取样中断是否成立，在同一个机械时序内会把中断取样与优先级等级处理完成，假如都符合中断条件的话，则硬件会产生中断跳转的动作，跳转至中断相对应之中断向量地址运行，产生中断跳转的条件如下：

1. 没有比此优先级等级相同或更高的中断正在处理中。
2. 中断取样的机械时序，是否为正在执行的指令的最后一个机械时序。
3. 正在执行的指令与写到寄存器IP, IE, EIP 或是 EIE 无关，也不是RETI指令。

假如以上的条件没有完全成立的话，不会有中断跳转的动作产生，在每一个机械时序会不停的去判断以上的条件并且同时取样其他中断是否进来，因此假如一个中断产生时，没有符合以上所列的条件，将不会有中断跳转的动作产生，这个意思是系统并不会记录此一中断产生，会在每一个机械时序不停的去重新判断中断跳转的条件。



整个中断认可后，从跳转至中断向量到执行RETI指令结束，在执行RETI指令后，系统会直接从堆栈内取出最上层的内容返回至程序计数器，而且并不会特别提醒堆栈的最上层内容是否有改变。RET指令与RETI指令动作是非常接近的，唯一的区别是RET指令不会通知系统，使得中断控制逻辑得知跳转至中断向量运行的动作结束了，而会认为程序仍在中断向量运行。

6.8 可编程的计时/计数器

W925E/C240 有两个16位的计时/计数器，而每个计时/计数器是由两个8位的寄存器所组合而成的。在计时/计数器0 & 1, TH0 & TH1是较高的8位寄存器，而TL0 & TL1是较低的8位寄存器，每个计时/计数器也都有四种时钟输入的选择，分别是Fosc/4, Fosc/64, Fosc/1024 以及 Fs, 也有三种相同的操作模式，在每个内部机械时序第二个时，会去取样计时/计数器是否有溢出的现象，因此当系统时钟与计时/计数器的时钟都选择Fs辅振的话，假如计时/计数器溢出的速度大于Fs/4, 将会产生取样不正确的情形发生，惟有一次计时/计数器的溢出会被认可，其余的皆会被遗失。

模式 0

在模式0下，计时/计数器只有13位。这13位由THx的8位以及TLx的5位寄存器所组合而成的，TLx的高3位被忽略掉。

此时钟输入下沿会使得TLx寄存器加一，当第五位的TLx由1转变为0要产生进位时，THx寄存器会加一，当THx由FFh转变为00h时，则会产生溢出而设置TFx位为1。这计数器使能只有在TRx被设置成1以及GATE=0 或 $\overline{INTx}=1$ ，当 $\overline{C/T}$ 被设置成0，则它会计数时钟的周期，当 $\overline{C/T}$ 被设置成1，则它会计数下沿触发，Timer0由T0 (P3.4管脚)，Timer1由T1 (P3.5管脚)，当13位计数达到1FFFh时，下个计数会变成0000h，而此时计数器会产生溢出，则相对应的TFx位会设置成1，要是中断有使能的话，则会进入到中断向量到执行。备注：如果当成一般计数器使用，则输入时钟由CKCON1选择。

模式1

模式1与模式0非常相似，除了由13位计数变为16位计数。




图 6-5 计时/计数器 0 & 1的模式 0 & 模式 1



模式 2

模式2时有自动重载的功能，在模式2下，TLx是一个8位的计数器，而THx则保存着计数值，当TLx由FFh变成00h时，TFx会被设置成1，而THx会将其值自动重载至TLx，而TLx再继续计数。此计数方式由设置TRx位，GATE及INTx来控制。

蜂音器

在模式2下，Timer0可以根据设置CKCON2位6, 7来产生任意频率输出到BUZ管脚，BUZ管脚也可由BUZSL位被设置成1而产生按键音的输出，而设置ENBUZ成0来使得BUZ管脚成为悬浮的状态。

在这模式下，timer 0时钟输入由FT，要来产生输出到BUZ管脚的任意频率有以下公式算出。

输出到BUZ管脚的任意频率 = $FT / (255 - \text{计数值} + 1) / 2$ (HZ).




图 6-6 计时/计数器 0 & 1的模式 2

当FT为32768 Hz，根据TM0的计数值的范围来设置，BUZ管脚可以输出由64Hz至16384Hz的单音音频，而输出的单音音频与TM0的计数值的关系可参照下表列。



表 9 输出的单音音频与TM0的计数值的关系表

		3rd octave			4th octave			5th octave		
		Tone frequency	TM0 preset value & BUZ frequency		Tone frequency	TM0 preset value & BUZ frequency		Tone frequency	TM0 preset value & BUZ frequency	
T O N E	C	130.81	83H	131.07	261.63	C1H	260.06	523.25	E1H	528.51
	C#	138.59	8AH	138.84	277.18	C5H	277.69	554.37	E3H	564.96
	D	146.83	90H	146.28	293.66	C8H	292.57	587.33	E4H	585.14
	D#	155.56	97H	156.03	311.13	CBH	309.13	622.25	E6H	630.15
	E	164.81	9DH	165.49	329.63	CEH	327.68	659.26	E7H	655.36
	F	174.61	A2H	174.30	349.23	D1H	348.58	698.46	E9H	712.34
	F#	185.00	A7H	184.09	369.99	D4H	372.35	739.99	EAH	744.72
	G	196.00	ACH	195.04	392.00	D6H	390.08	783.99	EBH	780.19
	G#	207.65	B1H	207.39	415.30	D9H	420.10	830.61	ECH	819.20
	A	220.00	B6H	221.40	440.00	DBH	442.81	880.00	EDH	862.84
	A#	233.08	BAH	234.05	466.16	DDH	468.11	932.23	EEH	910.22
	B	246.94	BEH	248.24	493.88	DF	496.48	987.77	EFH	963.76

备注: 中央音调为 DB (440 Hz).

看门狗计数器

看门狗计数器本身是一个并不会停止但能设置计数宽度的计数器，看门狗计数器可以当成系统监督或是简单的计数器。它有一些分频器选择来选择系统时钟的除频，当成看门狗计数器的时钟输入，由此分频器的选择来设置看门狗计数器产生溢出的时间，当看门狗计数器使能并且产生溢出后而去设置WDIF(WDCON.3)为1，假如看门狗计数器中断使能的话，则会跳转进入看门狗计数器中断服务程序运行使用者可以用软件去清除看门狗计数器的计数，使它重新计数,以避免产生溢出而去设置WDIF，所以当看门狗计数器使能并且产生溢出后而去设置WDIF为1，则在512个时钟后就会产生看门狗计数器的复位。看门狗计数器的复位与中断的动作是2个独立的功能，可以由软件来根据需求来设置运行。




图 6-7 看门狗计数器结构图



使用看门狗计数器的第一个步骤就是设置RWT为1，来清除看门狗计数器计数控制，此位是在帮助设置看门狗计数器重新计数在可预知的范围。WD1及WD0（CKCON.7 & 6）此两位用来设置看门狗计时器的计时时间长短。当看门狗计数器使能并且产生溢出后，会去设置WDIF(WDCON.3)为1，看门狗计时器产生溢出后，看门狗计时器复位时间会比看门狗计时器溢出时间多数512个系统时钟，此时必须要在512个系统时钟内设置RWT成1，来清除看门狗计数器计数，假如EWT=1看门狗计数器复位使能，而且由不能在512个系统时钟内将RWT设置成1的话，则在看门狗计时器溢出时间后512个系统时钟，产生看门狗计数器的复位，当产生看门狗计数器复位后，硬件会自动WTRF(WDCON.2)设置为1，必须由软件来清除为0，来表示复位是由看门狗计数器复位所产生的。

当看门狗计数器被当成是一个简单的计数器时，看门狗计数器的中断与复位都会被除能，当由分频器的选择来设置看门狗计数器产生溢出的时间，产生溢出时，硬件会自动设置WDIF为1，软件必须要去察看看门狗计数器是否产生溢出及设置RWT成1，来清除看门狗计数器计数使它重新计数。看门狗计数器也可被当成是一个超长时间的计数器，只要选择辅振Fs为时钟输入即可。

表 10 看门狗计时器溢出时间表

WD1	WD0	分频器选择	溢出时钟计数	Fosc=3.579 MHz	Fosc=32768 Hz	复位时钟计数
0	0	2 ¹²	4096	1.14 mS	0.125 S	4608
0	1	2 ¹⁵	32786	9.15 mS	1 S	33280
1	0	2 ¹⁸	262144	73.23 mS	8 S	262656
1	1	2 ²¹	2097152	585.87 mS	64 S	2097664

上电/掉电会使得看门狗计数器除能，当看门狗计数器产生复位后，并不会使得看门狗计数器除能，只会是它重新开始计数，一般来说，软件必须要清除看门狗计数器计数控制，设置看门狗计数器重新计数在可预知的范围内重新开始计数。

看门狗计数器的控制位如下：

看门狗计数器控制

WDIF: WDCON.3 -看门狗计数器中断标志，当看门狗计数器溢出时，硬件会自动设置为1，假如此时中断（EA）及看门狗计数器中断（EIE.5）都使能的话，则会跳转至中断向量运行。软件及任何复位皆可将它设置为0。

WTRF: WDCON.2 -看门狗计数器复位标志，当产生看门狗计数器复位后，硬件会自动设置为1，必须由软件来清除为0。不正常的上电也会使得此位被设置0，因此软件需要对此作判断。当EWT = 0时，则此位的设定是无效的。

EWT: WDCON.1 -看门狗计数器复位控制，EWT=1 使能看门狗计数器复位，EWT=0 除能看门狗计数器复位。

RWT: WDCON.0 -清除看门狗计数器计数控制，此位是在帮助设置看门狗计数器重新计数，以便在看门狗计数器产生复位前使其重新计数过。当看门狗计数器溢出时，假如EWDI（EIE.5）=1 看门狗计数器中断使能的话，程序则会跳转至看门狗计数器中断运行，假如EWT=1看门狗计数器复位使能的话，则在512个系统时钟后会产生看门狗计数器复位。

看门狗计数器输入时钟控制

WD1, WD0: CKCON.7, CKCON.6 -看门狗计数器模式控制: 此两位用来设置看门狗计时器的计时溢出时间长短。看门狗复位时间会比看门狗中断溢出时间多数512个系统时钟。

系统初始设置看门狗计时器的计时溢出时间为最短的 2¹² 分频输入。



6.9 串行口

P4.0 及 P4.1被用来建立一个8位异步的串行接口，P4.0 (SCLK) 可被用来当成单纯的P4口或是串行接口的时钟输入/输出口，P4.1 (SDATA) 可被用来当成单纯的P4口或是串行接口的资料输入/输出口，串行接口的控制由SCON1寄存器来控制，如下所示：

SF1: 串行口中断标志. 当8-位的串行资料处理完毕后，SF1 会被硬件自动设置为1。当执行串行口中断时SF1会自动被清除为0或者是由软件来清除为0。

REN1: 将 REN1 位由0设置为1 来启动串行口开始接收8-位的串行资料。

SFQ: SFQ=0 串行口时钟输出频率为 $f_{osc} / 2$

SFQ=1 串行口时钟输出频率为 $f_{osc} / 256$

SEDG: SEDG=0 串行资料会被截取在时序的下沿，初始值SCLK=0.

SEDG=1 串行资料会被截取在时序的上沿，初始值SCLK=1.

CLKIO: CLKIO=0 P4.0(SCLK) 口为输出方式

CLKIO=1 P4.0(SCLK) 口为输入方式

SIO: SIO=0 P4.0 & P4.1口为一般的输入 / 输出口

SIO=1 P4.0 & P4.1口为串行口功能

任何指令写到串行口资料寄存器，都会产生串行口传送的动作，将 REN1 位由0设置为1 来启动串行口开始接收8-位的串行资料，当开始接收8-位的串行资料后，即可将REN1 位清除为0，串行口的接收/传送都是由LSB最低位开始，串行口的输入/输出控制由CLKIO寄存器来控制，用户必须要设置串行口管脚的初始状态，请注意串行口在接收/传送动作前，P4.0 口的初始状态，参考以下图示：




图 6-8 串行口的接收时序图




图 6-9 串行口的传送时序图

6.10 比较器

比较器能够输入模拟信号，一个模拟输入从 VNEG管脚，两个参考输入，一由VPOS管脚另一由内部的电压调整器的输出，当比较器的正端VPOS电位大于负端VNEG电位时，比较器结果输出位为1，RESC（COMPR.3）是此比较器结果输出位。比较器中断是由RESC位由低电平转换到高电平后，会使得COMPf(EXIF.4)被设置为1而产生比较器中断，中断认可后如果跳转进入中断服务程序运行，则COMPf会被自动清除为0，也可以由软件来清除为0。设置COMPEN为1可使比较器使能。




图 6-10 比较器结构图

电压调整器的输出电平是由一个只有4位有效的电压调整器控制寄存器(REGVC)来控制，当REGVC设置为0Ah，电压调整器的输出电平约为1.0V，设置为0h则输出电平为最高，输出电平的调整由最低0.72V到1.48V，实际输出电平还需要和Vdd作比较，下列表格列出大致上REGVC与输出电平的对应关系：



Regvc	00	01	02	03	04	05	06	07	08	09	0ah	0bh	0ch	0dh	0eh	0fh
No Loading(3V)	1.497	1.4464	1.3941	1.3426	1.2899	1.238	1.186	1.1352	1.081	1.029	0.976	0.924	0.869	0.815	0.762	0.7112
No Loading(5V)	1.500	1.449	1.397	1.345	1.292	1.241	1.188	1.137	1.083	1.031	0.978	0.925	0.87	0.816	0.763	0.712

6.11 DTMF 产生器

W925E/C240提供了DTMF产生器，能够从DTMF管脚输出双音频的电话拨号音，但是系统3.58MHz晶振不可关掉，DTMF产生器的控制寄存器DTMFG,可以控制DTMF的输出以及输出的频率，此频率包含了高频与低频部分，当DTMF除能时，DTMF管脚是悬浮的状态，DTMF双音频与电话拨号音的关系如下图 6-11所示：

<table style="margin: auto; border-collapse: collapse;"> <tr> <td></td> <td style="border: 1px solid black; padding: 2px;">C1</td> <td style="border: 1px solid black; padding: 2px;">C2</td> <td style="border: 1px solid black; padding: 2px;">C3</td> <td style="border: 1px solid black; padding: 2px;">C4</td> </tr> <tr> <td style="border: 1px solid black; padding: 2px;">R1</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">1</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">2</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">3</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">A</td> </tr> <tr> <td style="border: 1px solid black; padding: 2px;">R2</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">4</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">5</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">6</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">B</td> </tr> <tr> <td style="border: 1px solid black; padding: 2px;">R3</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">7</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">8</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">9</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">C</td> </tr> <tr> <td style="border: 1px solid black; padding: 2px;">R4</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">*</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">0</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">#</td> <td style="border: 1px solid black; text-align: center; padding: 2px;">D</td> </tr> </table>		C1	C2	C3	C4	R1	1	2	3	A	R2	4	5	6	B	R3	7	8	9	C	R4	*	0	#	D	<table border="1" style="margin: auto; border-collapse: collapse;"> <thead> <tr> <th style="padding: 2px;">Row/Col</th> <th style="padding: 2px;">Frequency</th> </tr> </thead> <tbody> <tr><td style="padding: 2px;">R1</td><td style="padding: 2px;">697 Hz</td></tr> <tr><td style="padding: 2px;">R2</td><td style="padding: 2px;">770 Hz</td></tr> <tr><td style="padding: 2px;">R3</td><td style="padding: 2px;">852 Hz</td></tr> <tr><td style="padding: 2px;">R4</td><td style="padding: 2px;">941 Hz</td></tr> <tr><td style="padding: 2px;">C1</td><td style="padding: 2px;">1209 Hz</td></tr> <tr><td style="padding: 2px;">C2</td><td style="padding: 2px;">1336 Hz</td></tr> <tr><td style="padding: 2px;">C3</td><td style="padding: 2px;">1477 Hz</td></tr> <tr><td style="padding: 2px;">C4</td><td style="padding: 2px;">1633 Hz</td></tr> </tbody> </table>	Row/Col	Frequency	R1	697 Hz	R2	770 Hz	R3	852 Hz	R4	941 Hz	C1	1209 Hz	C2	1336 Hz	C3	1477 Hz	C4	1633 Hz
	C1	C2	C3	C4																																								
R1	1	2	3	A																																								
R2	4	5	6	B																																								
R3	7	8	9	C																																								
R4	*	0	#	D																																								
Row/Col	Frequency																																											
R1	697 Hz																																											
R2	770 Hz																																											
R3	852 Hz																																											
R4	941 Hz																																											
C1	1209 Hz																																											
C2	1336 Hz																																											
C3	1477 Hz																																											
C4	1633 Hz																																											

图 6-11 DTMF双音频与电话拨号音的对应关系

Bit:	7	6	5	4	3	2	1	0
	-	DTGE	HE	LE	L1	L0	H1	H0

标示为: DTMFG

地址: BAh

L1	L0	H1	H0	Selected tone
x	x	0	0	1209Hz
x	x	0	1	1336Hz
x	x	1	0	1477Hz
x	x	1	1	1633Hz
0	0	x	x	697Hz
0	1	x	x	770Hz
1	0	x	x	852Hz
1	1	x	x	941Hz



LE: 低音频部分输出使能控制。1=使能, 0=除能。

HE: 高音频部分输出使能控制。1=使能, 0=除能。

DTGE: 双音频DTMF输出使能控制。1=使能, 0=除能。

6.12 FSK 产生器

W925E/C240提供了FSK产生器, 与DTMF管脚共用管脚来输出FSK信号, 1200波特率的FSK信号可以选择是以ITU-T V.23 或是 Bellcore 202电信规格输出, FSK产生器的控制寄存器(FSKTC),可以控制何种电信规格输出的FSK输出以及电平大小输出, FSK输出的时序关系如下图 6-12所示:




图 6-12 FSK 调制

FSK 传送控制寄存器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	FTE	FTM	FDS	-	-	-	LO1	LO0

标示为: FSKTC

地址: C6h

FTE: FSK 输出使能控制。1=使能, 0=除能。

FTM: FSK 电信规格输出选择。1=Bellcore 202=1, 0=V.23=0。

FDS: FSK 资料传送状态。

LO0, LO1: FSK 传送电平输出选择



FSK 电平输出选择	LO1	LO0
150mV	0	0
120mV	0	1
95mV	1	0
75mV	1	1

FSK 资料传送缓冲器

(复位后的值为=00H)

Bit:	7	6	5	4	3	2	1	0
	FSKTB.7	FSKTB.6	FSKTB.5	FSKTB.4	FSKTB.3	FSKTB.2	FSKTB.1	FSKTB.0

标示为: FSKTB

地址: C7h

FSKTB.0: 由于FSK 资料传送是采用串行输出, 因此只有FSKTB.0会被当成FSK 资料传送输出。

当FSK 输出使能将会FDS设置成1, 来启动内部1200Hz的时钟截取机制。当FDS设置成1, FSKTB.0会被以FSK的资料用FSK调制器在时钟截取上沿信号时传送输出, 当FSK资料传送8位完后, 软件可以将FDS设置成0, 假如FDS被设置成0, 则FTE会在下一个时钟截取上沿信号时被系统设置成0将其除能, 使得FSK调制器不再传送资料。

当FTE设置成1, 则FSK调制器标志(FSF)在每个时钟截取上沿信号产生CID中断, 假如同时有CID中断产生, 用户可以检查FSK调制器标志(FSF), 是否是FSK调制器产生的CID中断, 软件把设置成0, 可以立即中断FSK资料传送。

6.13 I/O 输入/输出口

在W925E/C240上总共有五个8位的输出/输出口, 从P0 到 P4, 所有的口都可以设置成输出口或是输入口, 除了P0外, 其余的口都可以用PxH来使能/除能上拉电阻设置, 在复位后, 控制寄存器的值会使得所有的口都设置成输入口, 从P0 到 P3的寄存器值为FFh, 以下有所描述:

P0: 由P0IO来设置P0输出/输入口, 唯有 **P0 输出口形态为开漏型** 并且没有上拉电阻设置。

P1: 由P1IO来设置P1输出/输入口, P1H来使能/除能上拉电阻设置, **P1.0~P1.3 可当成外部中断2 INT2, P1.4~P1.7 可当成外部中断2 INT3.** 由P1的下沿触发 来产生外部中断 INT2 及 INT3 标志, P1EF 寄存器可来设置P1当成外部中断 INT2/INT3。

P2: 由P2IO来设置P2输出/输入口, P2H来使能/除能上拉电阻设置。

P3: 由P3IO来设置P3输出/输入口, P3H来使能/除能上拉电阻设置。

P3.5	T1	计时/计数器 1 外部输入口
P3.4	T0	计时/计数器 0 外部输入口
P3.3	$\overline{\text{INT1}}$	外部中断 1
P3.2	$\overline{\text{INT0}}$	外部中断 0



P4: 由P4IO来设置P4输出/输入口, P4H来使能/除能上拉电阻设置。

P4 口的特别功能如下。

P4.7-5	I/O	一般输出/输入口
P4.4	VPOS	比较器正端输入
P4.2	VNEG	比较器负端输入
P4.1	SDATA	串行口资料口
P4.0	SCLK	串行口时钟口

6.14 分频器

在W925E/C240上有一个13/14 位, 采取往上计数的分频器, 用来作为产生固定时间中断之用, 时钟来源为辅振, 所以提供了每0.25 或0.5秒固定时间产生中断, DIVS (CKCON1.1) 用来设置每0.25 或0.5秒产生分频器中断, 当DIVA=1 使能分频器, 当DIVA=0 停止分频器并且清除分频器的计数, 当分频器产生溢出后会设置DIVF为1而产生中断的, 中断认可后如果跳转进入中断服务程序运行, 则DIVF会自动被清除为0, 也可以用软件来清除为0。




图 6-13 13/14-位 分频器

6.15 来话显示信号传送 (CID)

W925E/C240提供了type I 及 type II 所需要CID 功能的硬件需求, Type I 主要是挂机状态下的来电显示, Type II 是摘机是通话中的插拨等待。CID 功能的硬件需求包括FSK解调器, 双音频警告讯号 (Dual Tone Alert Signal) 的侦测器, 振铃 (Ring) 检知器以及DTMF解调器。FSK解调器可以根据 Bell 202 及 ITU-T V.23 所要求1200波特率的电信规格来解调FSK信号。双音频警告音讯号 (Dual tone Alert Signal) 侦测器能侦测符合Bellcore Customer Premises Equipment(CPE) Tone Alerting Signal(CAS) 以及 BT Idle State and Loop State Dual Tone Alert Signal (DTAS) 的电信规格。振铃 (Ring) 检知器能检测符合 line reversal for BT, ring burst for CCA or ring signal for Bellcore电信规格的振铃。这些电信规格都相容与Bellcore TR-NWT-000030 & ST-TSV-002476, British Telecom(BT) SIN227, U.K. Cable Communications Association (CCA) 的电信规范。DTMF解调器能够对16位的DTMF讯号作解调的工作, 或则是当成DTMF音频范围内的音频讯号解调器, 此音频讯号解调器可以用来辅助检测tone-alerting signal (CAS) 讯号, 以加强在Type II CID系统下的talk down, talk off功能。



FSK解调器，双音频警告讯号侦测器，及DTMF解码器能够被在FSKDR寄存器内的 FSKE, CASE 及 DTMFE 位个别使能/除能，但是CIDE位却可以使能/除能这些FSK解调器，双音频警告讯号侦测器，及DTMF解码器，但有一个例外，就是振铃（Ring）检知器，它是永久启动的。




图 6-14 CID 方块图



振铃检测

图 6-15振铃检测应用线路示意图，显示了RNGDI, RNGRC 以及 RNG 振铃讯号的关系，根据RNGDI 以及RNGRC的组合，用来侦测在RNGDI管脚的电平，是否有一上升的电位大于Schmitt触发器的高电平转态电压临界点 V_{T+} 。




图 6-15 振铃检测应用线路示意图

由RNGRC管脚外的电阻电容所组成的RC时间常量，是用来当RNGDI管脚输入讯号对RNG产生一个下沿讯号输出延迟之用，此下沿讯号是由大于Schmitt触发器的高电平电压 V_{T+} 下降至低电平转态电压临界点 V_{T-} 。RC的时间常量必须要大过振铃讯号最大的周期，来确保能得到一个最小的RNG高电平周期并且能够从振铃讯号得到一个封包（envelop）讯号输出，而RNG的上沿讯号会设置RNGF(CIDFG.0)位成1，并且使得CID标志(CIDF)也为1。

在图 6-15内的桥式整流电路，使得RNGDI管脚能够侦测到single ended ring 或是balanced ringing振铃讯号，R1, R3 及 R4电阻提供了一个分压电路，使得从RNGDI管脚输入的讯号得到衰减，实际上要衰减多少必须取决于要侦测到多大的振铃讯号以及在从tip/ring端口输入的讯号杂波容许度是多少。

预放放大器

输入到CID的信号都必须先经过预放放大器，这其中包含了两个运放（OP Amp）以及参考点电压（VREF）。放大器的输入电压都必须以（VREF）为准的，通常参考点电压（VREF）是 $V_{AD}/2$ ，建议使用时接一个0.1uF电容到 V_{AS} 去，而预放放大器本身的放大倍率可以由连接在GCFB及INN两端的反馈电阻来控制调整。图 6-16 显示差分输入放大器的设置，图 6-17显示单端输入放大器的设置。




图 6-16 差分输入放大控制线路示意图




图 6-17 单端输入放大控制线路示意图

CAS/DTAS 检测器

在 CID type II 摘机动作下，CAS/DTAS 的检测影响到来话等待服务的品质，由于当远端发送 CAS/DTAS 信号时，话机用户正在通话中，因此话机必须要能够在正在通话的语音信号中，成功的检测出 CAS/DTAS，因此对于 CAS/DTAS 的检测是个很重要的课题。而在 BT 的挂机 CID 规格上，CAS/DTAS 的检测信号来源只能由 Tip/Ring 端输入。

双音频警告音讯号是由高频部分及低频部分组合而成的，双音频警告音讯号检测器也是要分成高频部分及低频部分的检测，当检测到双音频警告音讯号，则 ALGO 会被设置为 1 以及在 CIDFG 寄存器内的 ALGOF 位的上沿信号会产生 CID 中断标志 (CIDF)。图 6-18 显示了检测双音频警告音讯号预警时间 (Guard time) 的时序图，总信号呈现时间是 $t_{REC} = t_{DP} + t_{GP}$ ，而 t_{DP} 表示 CAS tone 的呈现时间，而 t_{GP} 表示 CAS tone 的呈现预警时间，总信号消失时间是 $t_{ABS} = t_{DA} + t_{GA}$ ，而 t_{DA} 表示 CAS tone 的消失时间，而 t_{GA} 的消失预警时间。CAS tone 的呈现/消失预警时间设置由预警时间计时器，设置每个单位为 0.858ms，



当检测到双音频警告音讯号，内部信号ALGR会被设置成1，这个ALGR的上沿信号会将预警时间计时器给复位，使它重新由00H开始计数，此计数器的内容与CASPT寄存器相同的，当计数器停止计数，则信号ALGOR会被设置成1，这个ALGO的上沿信号会将ALGOF设置成1。CAS tone的消失时间的计时也是类似，不同的是将ALGR/ ALGO的上沿信号变为下沿信号以及将计数器的内容由CASPT寄存器换为CASAT寄存器。ALGO仅可由硬件来控制，而标志ALGOF会由ALGO的上沿信号来把它设置成1，由软件来清除。




图 6-18 双音频警告音讯号检测器的呈现/消失预警时间时序图

DTMF 解码器

DTMF 解码器与 FSK 解调器的输入管脚是相同的，DTMF的解码器是分成高频部分及低频部分，由两个SCFs(切换式电容滤波)来组成，其原理和用来对双音频警告讯号的侦测器是一致的，DTMFPT/DTMFAT寄存器可以用来调整呈现/消失的预警时间，一旦DTMF被认可并且被解码，则DTMFD会为被设置成1，而解得的DTMF资料会存放于DTMFDR.3到DTMFDR.0的四位。当硬件内部讯号DTMFD得上沿信号会使的标志DTMFD被硬件设置成1，软件只可以做清除为0的动作。




图 6-19 DTMF解调器波形图

音频信号检测器

在 CID type II 摘机情况下，检测CAS tone很容易受到人类的声音或是在音频波段内杂波的影响，有时候这个影响会使得CAS检测器误检测到CAS信号（talk-off）或是没有检测到CAS信号（talk-down）。而DTMF由DTMFDR.4位设置成1，可被用来当成音频检测器，而检测的音频范围是属于DTMF频率的范围697Hz 到 1633Hz，当检测器检测到这个范围的频率，则会立刻设置DTMFDR内相对应的DTMFH或是DTMFL位，用户可以去读取此二位来帮忙判断是否有音频信号在tip/ring端。而此音频检测器的输入放大器与DTMF解码器的时相同的。

FSK 解调器

当FSK载波侦测器侦测到FSK载波的频率波段时，会有设置的动作来指示侦测到FSK载波，假如有一个信号属于FSK载波的频率波段强度够大而且能够稳定的至少持续8 mS以上的话，则FSK载波指示位FCD会为1，反之如果没有持续8 mS以上的话，则不予承认。需要持续8 mS的原因是本身FSK载波侦测器的迟滞现象是8 mS时间。图 6-20 显示FSK载波侦测器动作的时序图。




图 6-20 FSK 解调器使能以及FSK 载波 呈现时间/消失时间 时序图

FSK解调器可以根据Bell 202 及 ITU-T V.23 所要求1200波特率的电信规格来解调FSK信号，当FSK解调器侦测到FSK信号时，会根据1200波特率的要求，同时将所解得的FSK资料放于FDATA位串行的输出，并且也有一个同步时序放于FCLK位的时序串行的输出，当一整个字节8位资料被解调完成时，除了



会将FDR设置为1外，还会将此8位FSK资料存放于 FSKDR 寄存器内，而将FDR由0设置为1的这个动作会使得标志FDRF被设置为1，产生CID中断，标志FDRF可以被软件清除为0。用户可以由FSKDR寄存器直接读取8位FSK资料，或者是根据下列FDATA及FCLK时序图的取样来得到8位FSK资料，时序图参考入下图 6-21.




图 6-21 FSK解调器的串行口界面时序图

CID 输入放大控制

CID之输入放大倍率及迟滞控制，是由CID内部寄存器所控制，此内部寄存器由CIDGD及CIDGA所组合而成，可用来控制六个CID内部寄存器，CID内部控制资料寄存器（CIDGD）控制资料内容，CID内部控制地址寄存器（CIDGA）只用低3位来控制地址，利用CIDGA.4位设置一个上沿信号，可以将CID控制资料内容写入相对应的控制地址内。此六个CID内部寄存器的相对应的控制地址列于下表，

地址(CIDGA.2-0)	CID内部放大倍率控制寄存器	建议预设值
000	DTMFR1: DTMF 寄存器1	0000 0001B
001	DTMFR2: DTMF 寄存器2	011X 0001B [†]
002	PGAF: 设置 alert tone 及 FSK 的放大倍率控制	99H
003	PGAD: 设置 DTMF 的放大倍率控制	A7H
004	PHAD: 设置 alert tone 及 DTMF 的迟滞	35H
005	PHFL: 设置 FSK 及 low pass filter的迟滞	33H

[†] X=0 DTMF receiver works a DTMF decoder, X=1 DTMF receiver works as a tone detector.

将CID控制资料内容写入相对应的控制地址内的时序如下 图 6-22




图 6-22 内部 CID 放大器控制寄存器设置示意图

DTMFR1

DTMFR1[7:4] 保留位, 请设置为 0000b.

Bit3~Bit0	取样四个 Row freq 周期内可容许的误差百分比.
0000	0.6% (default)
0001	2.5%
001X	3.5%
01XX	Reserved
1XXX	Reserved

DTMFR2

Bit3~Bit0	取样四个 Col freq 周期内可容许的误差百分比.
0000	0.5% (default)
0001	1.5%
001X	2.5%
01XX	Reserved
1XXX	Reserved

取样的可容许误差百分比会根据不同的测试环境会有些许不同

DTMFR2.4=0	DTMF 工作在 DTMF 解码器
DTMFR2.4=1	DTMF 工作在 音频侦测器 (tone detector)
DTMFR2.5=0	DTMF 呈现时间往上计数时, 侦测的音频有变化时不影响计数值。
DTMFR2.5=1	DTMF 呈现时间往上计数时, 侦测的音频有变化时计数值会重新计数。
DTMFR2.6=0	DTMF 消失时间往上计数时, 侦测的音频有变化时不影响计数值。
DTMFR2.6=1	DTMF 消失时间往上计数时, 侦测的音频有变化时计数值会重新计数。
DTMFR2.7: 保留	

W925E/C240规格书



总共有4个可以设置的放大控制振列，如图 6-14所示，分别是PGxx寄存器的高/低4个位。下表说明了设置值与放大控制的关系。

X	$20 \log((40+15*X)/(230-(40+15*X)))$ dB	X	$20 \log((40+15*X)/(230-(40+15*X)))$ dB
0	-13.53	6	2.28
1	-10.05	7	4.64
2	-7.18	8	7.18
3	-4.64	9	10.05
4	-2.28	10	13.53
5	0.00	X is the value of L/H nibble of PGxx	

总共有4个可以设置的迟滞控制振列，如图 6-14所示，分别是PHxx寄存器的高/低4个位。下表说明了设置值与迟滞控制的关系。

Alert tone hysteresis	HAT=13mv + 3mv*X	X=PHAD<7:4>
DTMF hysteresis	HDTMF=6mv + 3mv*X	X=PHAD<3:0>
FSK hysteresis	HFSK=13mv + 3mv*X	X=PHFL<7:4>
FSK detector hysteresis	HFSKD=13mv + 3mv*X	X=PHFL<3:0>

CID应用线路示意图

图 6-23 显示了W925E/C240典型的模拟界面电路，运放外部的放大倍率控制设置为1，让电器特性能够符合一般要求。




图 6-23 CID应用线路示意图



CID 应用环境示意图

在CID的传送规格上，有Bellcore, BT 及 CCA 等三大不同的时序传送规格。图 6-24 是Bellcore规格挂机时的传送时序，图 6-25 是Bellcore规格摘机时的传送时序，图 6-26 是BT规格挂机时的传送时序，图 6-27 是BT规格摘机时的传送时序，图 6-28 是CCA规格挂机时的传送时序。当每次CID中断服务程序被执行时，CID的标志(CIDF)必须要由软件来清除为0，所有CID使能(CIDE)必须要设置为1才可以使得CID功能动作。




图 6-24 Bellcore规格挂机时的传送时序




图 6-25 Bellcore规格摘机时的传送时序




图 6-26 BT规格挂机时的传送时序

Notes:

1. SIN227 specifies that the AC and DC loads should be applied at $20 \pm 5\text{ms}$ after the end of the dual tone alert signal.
2. SIN227 specifies that the AC and DC loads should be removed between $50 - 150\text{ms}$ after the end of the FSK signal.
3. The FSKE bit should be set low to disable the FSK decoder when FSK is not expected. The tone alerting signal speech and the DTMF tones are in the same frequency band as the FSK signal.




图 6-27 BT规格摘机时的传送时序

Notes:

1. In a CPE where AC power is not available, the designer may choose to switch over to line power when the CPE goes off-hook and use battery power while on-hook.
2. The FSKE bit may be set low to prevent the alert tone, speech or other FSK in-band noise decoded by FSK demodulator and give false data when the dual tone alert signal is expected. If the FSKE pin cannot controlled by micro-controller, the FSKE bit must always placed in high state and the micro controller must give up the FSK decoded data when the FSK signal is not expected.
3. The exchange will have already disabled the speech path to the distant customer in both transmission directions.
4. The FSKE should be set high as soon as the CPE has finished sending the acknowledge signal ACK.
5. The FSKE may be set low after the last byte (check sum) has been decoded or FCD has become inactive.
6. In an unsuccessful attempts where the exchange does not send the FSK signal, the CPE should disable FSKE, un-mute the handset and enable the keypad after this interval.




图 6-28 CCA规格挂机时的传送时序

Notes:

1. The CPE designer may choose to set FSKE always high while the CPE is on-hook and the FSK signal is expected.
2. TW/P & E/312 specifies that the AC and DC loads should be applied between 250 - 400 mS after the end of the ring burst.
3. TW/P & E/312 specifies that the AC and DC loads should be removed between 50 - 150 ms after the end of the FSK signal.
4. The CID may not be enable up at the first ring cycle after the FSK data had been processed.



7. 电器特性

7.1 最大工作范围*

(电压参考电位根据到 VSS 计算)

	项目	符号	范围	单位
1	电压提供的范围, 对VSS而言	V _{DD}	-0.3 to 6	V
2	其它管脚电压提供的范围, 与VDD比较(备注 1)		-0.7 to VDD + 0.7	V
3	其它管脚电流提供的范围,		0 to 10	MA
4	储存温度	T _{st}	-65 to 150	°C

备注:

* 必须要确保所有条件都要符合上列要求, 否则会对于产品的使用寿命与可靠性等由不良的影响。

1. VDD + 0.7 的范围不应该超过电压提供范围。

7.2 建议操作条件

项目	符号	范围	单位
操作电压范围(模拟部分)	V _{AD}	3.0 to 6.0	V
操作电压范围(数字部分) EEPROM(E) 型(option选项) MASK(C) 型	V _{DD}	2.4 to 3.6 or 3.0 to 5.5 2.2 to 6.0	V
主振频率	f _{OSC}	3.579545	MHz
辅振频率	f _{SUB}	32768	Hz
频率误差	Δf _C	-0.1 to +0.1	%
操作温度	T _{op}	0 to 75	°C

7.3 DC 电器特性

项目	符号	条件	最小	一般值	最大	单位	备注
工作电流	I _{OP1}	FSK On, dual clock, normal run		2.8		mA	
	I _{OP2}	FSK Off, dual clock, normal run		1.3		mA	
	I _{OP3}	FSK off, slow run, main osc stopped		50		uA	

出版日期: March 28, 2005

版本: SC2

W925E/C240规格书



DC 电器特性, continued

项目	符号	条件	最小	一般值	最大	单位	备注
	I_{OP4}	Idle mode, dual clock		500		μA	
	I_{OP5}	Idle mode, main osc stopped		50		μA	
	I_{OP6}	Power down mode			1	μA	
I/O口输入高电平电压	V_{IH}		$0.7V_{DD}$		V_{DD}	V	
I/O口输入低电平电压	V_{IL}		V_{SS}		$0.3V_{DD}$	V	
I/O口输出高电平电压	V_{OH}	$I_{OH} = 2.0mA$	2.4	-	-	V	
I/O口输出低电平电压	V_{OL}	$I_{OL} = 2.0mA$	-	-	0.4	V	
BUZ输出高电平电压	V_{BOH}	$I_{OH} = 3.5mA$	2.4	-	-	V	
BUZ输出低电平电压	V_{BOL}	$I_{OL} = 3.5mA$	0.4	-	-	V	
DTMF 输出DC电压	V_{TDC}	$R_L = 5K\Omega, V_{DD} = 2.5-3.8$	1.1	-	2.8	V	
DTMF 失真	D_{THD}	$R_L = 5K\Omega, V_{DD} = 2.5-3.8$	-	-30	-23	dB	
DTMF 输出电平	V_{TO}	Low group, $R_L = 5K\Omega$	130	150	170	mVrms	
Pre-emphasis		Col/Row	1	2	3	dB	
FSK输出DC电压	V_{FDC}	$R_L = 5K\Omega, V_{DD} = 2.5-3.8$	1.1	-	2.8	V	
FSK 失真	F_{THD}	$R_L = 5K\Omega, V_{DD} = 2.5-3.8$	-	-	-30	dB	
FSK 输出电平	V_{FD}	$R_L = 5K\Omega$	75	150	170	mVrms	
I/O口上拉电阻值	R_{PH}		100	360	1000	$K\Omega$	
Schmitt 输入高转态电压	V_{T+}	RNGDI, RNGRC	$0.48V_{AD}$	-	$0.68V_{AD}$	V	
Schmitt 输入低转态电压	V_{T-}	RNGDI, RNGRC	$0.28V_{AD}$	-	$0.48V_{AD}$	V	
Schmitt 转态延迟电压	V_{HYS}	RNGDI, RNGRC		0.2		V	
RNGRC 低电平灌电流	I_{RNGL}	RNGRC	2.5			mA	
输入电流	I_{IN}	INPx, INNx, RNGDI	-	-	1	μA	



DC 电器特性, continued

项目	符号	条件	最小	一般值	最大	单位	备注
参考点输出电压	V_{REF}	VREF	$0.5V_A$ D - 4%	-	$0.5V_{AD}$ + 4%	V	No load
参考点输出阻抗	R_{REF}	VREF	-	-	2	K Ω	

7.4 模拟部分电器特性 – 运放 (OP-Amp) 的放大控制

(电器特性值基于典型环境, 另作说明除外)

项目	符号	最小	一般值 [†]	最大	单位	条件
输入漏电流	I_{IN}			1	μA	$V_{SS} \leq V_{IN} \leq V_{DD}$
输入阻抗	R_{IN}	10			M Ω	
输入偏移电平	V_{OS}			25	mV	
电源电压抑制比	PSRR	40			dB	1kHz 0.1Vpp ripple on V_{DD}
最大负载电容 (GCFBx)	C_L			100	pF	
最大负载阻抗 (GCFBx)	R_L	50			k Ω	

备注: [†]该特性值基于 $V_{DD} = 5V$ and 温度 = 25 °C, 仅供设计参考, 不保证完全等同于产品工业测试。.

7.5 AC 电器特性

(AC时间特性值基于典型环境, 另作说明除外)

Dual Tone Alert 信号侦测界面

项目	符号	最小	一般值	最大	单位	备注
低音频率	f_L		2130		Hz	
高音频率	f_H		2750		Hz	
频率偏移认可		1.1			%	3
频率偏移不认可		3.5			%	4
最大输入信号电平				0.22	dBm ^a	
输入单音频信号灵敏度		-40	-38		dBm	5
输入单音频信号排斥度				-48	dBm	5
正负扭曲度 ^b 认可		7			dB	
杂波容许度	SNR_{TONE}	20			dB	1, 2

备注:

a. dBm = 分贝值参考以600欧姆负载上产生1mw功率为基准的dB值, 0 dBm = 0.7746 Vrms。

出版日期: March 28, 2005

版本: SC2



b. 扭曲度 = $20 \log (f_H \text{ amplitude} / f_L \text{ amplitude})$ 。

1. 两个音频振幅相同，且都基于标称频率。
2. 噪声限制区域为 300 - 3400 Hz。仅在tone呈现时呈现。
3. 归于音频允许的区域。
4. 归于音频拒绝的范围内
5. 该特性值基于 $V_{DD} = 5V$ and 温度 = $25^\circ C$ 的条件下。

Dual Tone Alert 信号侦测

项目	条件	符号	最小	一般值 [‡]	最大	单位	备注
Alert 信号呈现时间	ALGR	t_{DP}	0.5		10	MS	
Alert 信号消失时间		t_{DA}	0.1		8	MS	

[‡]该特性值基于 $V_{DD} = 5V$ and 温度 = $25^\circ C$ ，仅供设计参考，不保证完全等同于产品工业测试。

FSK 信号侦测界面

项目	符号	最小	一般值	最大	单位	备注
输入频率侦测						
Bell 202 Mark (logic 1)	f_{Mark}	1188	1200	1212	Hz	+/- 1 %
Bell 202 Space (logic 0)	f_{Space}	2178	2200	2222		+/- 1 %
ITU-T V.23 Mark (logic 1)	f_{Mark}	1280.5	1300	1319.5		+/- 1.5 %
ITU-T V.23 Space (logic 0)	f_{Space}	2068.5	2100	2131.5		+/- 1.5 %
最大输入信号电平				-5.78	dBm	
输入信号灵敏度		-43			dBm	1, 3
传送速度		1188	1200	1212	baud	
杂波容许度	SNR_{TONE}	20			dB	1, 2

备注:

1. 标志位及空白位振幅相同，且都基于标称频率。
2. 波段噪声限制区域300 - 3400 Hz。仅在FSK信号呈现时呈现。
3. 该特性值基于 $V_{DD} = 5V$ and 温度 = $25^\circ C$ 的条件下。

FSK 信号侦测

项目	条件	符号	最小	一般值 [‡]	最大	单位	备注
FSK 侦测使能时间	FSKE	t_{FSK}			25	MS	
输入 FSK 至 FCD 最高延迟	FCD	t_{CP}			25	MS	
输入 FSK 至 FCD 最低延迟		t_{CA}	8			MS	
ACK 数据准备时间	FDR	t_{DR}	415	416	417	US	2
速度	DATA		1188	1200	1212	BpS	1

W925E/C240规格书



FSK 信号侦测, continued

项目	条件	符号	最小	一般值 [‡]	最大	单位	备注
输入 FSK 至 DATA 延迟		t_{IDD}		1	5	MS	
频率	DCLK	f_{DCLK}	1201.6	1202.8	1204	Hz	2
最高时间		t_{CH}	415	416	417	US	2
最低时间		t_{CL}	415	416	417	US	2
DCLK 至 FDR 延迟	DCLK, FDR	t_{CRD}	415	416	417	US	2

备注：

1. FSK 输入数据波特率为 1200 +/- 12。
2. OSCI 频率范围为 3.579545 MHz +/- 0.1%。

[‡]该特性值基于 $V_{DD} = 5V$ and 温度 = 25 °C，仅供设计参考，不保证完全等同于产品工业测试。

DTMF 解调器

项目	符号	最小	一般值	最大	单位	备注
输入单音频信号灵敏度		-29		1	dBm	1,2
正负扭曲度认可		7			dB	1,2
频率偏移认可		1.5			%	1,2
频率偏移不认可		3.5			%	1,2
第三音频容许度				-16	dB	1,2,3
杂波容许度				-12	dB	1,2,3
拨号音频频率容许度			22		dB	1,2,4

备注:

1. 信号包含DTMF所有的音调。
2. 音频至少持续 40mS，音频暂停时间至少持续40mS。
3. 参考DTMF信号最低频率的单一分频。
4. 参考最小有效值。

DTMF 侦测界面


项目	条件	符号	最小	一般值 [‡]	最大	单位	备注
DTMF 信号侦测呈现时间	Est	t_{FP}	0.5		8	MS	
DTMF 信号侦测消失时间		t_{FA}	0.1		8	MS	
DTMF 侦测时间	DTMFD=1	t_{DD}	40			MS	
DTMF 信号省略时间	DTMFD=0	t_{DI}			20	MS	
DTMF 信号间隔认可时间	DTMFD=1	t_{DPA}	20			MS	

[‡]该特性值基于 $V_{DD} = 5V$ and 温度 = 25 °C，仅供设计参考，不保证完全等同于产品工业测试。

出版日期: March 28, 2005
版本: SC2

8. 封装

100L QFP(14x20x2.75mm footprint 4.8mm)





9. 文件版本描述

版本	日期	頁	修改处
SC1	-	-	1. 增加简体中文版的描述
SC2	2005-3-28	71	1. 修改MOVX指令周期数值。

Important Notice

Winbond products are not designed, intended, authorized or warranted for use as components in systems or equipment intended for surgical implantation, atomic energy control instruments, airplane or spaceship instruments, transportation instruments, traffic signal instruments, combustion control instruments, or for other applications intended to support or sustain life. Further more, Winbond products are not intended for applications wherein failure of Winbond products could result or lead to a situation wherein personal injury, death or severe property or environmental damage could occur.

Winbond customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Winbond for any damages resulting from such improper use or sales.



Headquarters
No. 4, Creation Rd. III,
Science-Based Industrial Park,
Hsinchu, Taiwan
TEL: 886-3-5770066
FAX: 886-3-5665577
<http://www.winbond.com.tw/>

Taipei Office
9F, No.480, Rueiguang Rd.,
Neihu District, Taipei, 114,
Taiwan, R.O.C.
TEL: 886-2-8177-7168
FAX: 886-2-8751-3579

Winbond Electronics Corporation America
2727 North First Street, San Jose,
CA 95134, U.S.A.
TEL: 1-408-9436666
FAX: 1-408-5441798

Winbond Electronics Corporation Japan
7F Daini-ueno BLDG, 3-7-18
Shinyokohama Kohoku-ku,
Yokohama, 222-0033
TEL: 81-45-4781881
FAX: 81-45-4781800

Winbond Electronics (Shanghai) Ltd.
27F, 2299 Yan An W. Rd. Shanghai,
200336 China
TEL: 86-21-62365999
FAX: 86-21-62365998

Winbond Electronics (H.K.) Ltd.
Unit 9-15, 22F, Millennium City,
No. 378 Kwun Tong Rd.,
Kowloon, Hong Kong
TEL: 852-27513100
FAX: 852-27552064

*Please note that all data and specifications are subject to change without notice.
All the trade marks of products and companies mentioned in this data sheet belong to their respective owners.*

出版日期: March 28, 2005

版本: SC2